下一代AESA雷达的独立天线设计

《

下一代AESA雷达的设计流程与工具

》

在前面的例子中，15×5阵列给出了理想各向同性天线（增益= 0dBi）和简单贴片天线的辐射方向图。除了阵列配置本身之外，设计团队可能想要指定单个天线元件的辐射方向图和尺寸约束。这个操作可以使用NI公司的天线综合软件AntSyn中的综合功能来执行。

图8：天线设计“规格表”用户界面，显示用于EM优化的候选天线类型的电气要求输入（a），物理约束输入（b）和数据库

AntSyn使用专有演化算法驱动的电磁求解器，根据工程师定义的天线规格探索多种设计选项。这些规范包括典型的天线指标，物理尺寸约束和可选的候选天线类型（用户可以从天线类型的数据库中进行选择或让软件自动选择可能的天线类型进行优化）。

图9：AntSyn项目树（左）列出了原始规格表以及所有尝试过的天线设计，其“星级”等级显示了天线达到预期结果的程度。单独的天线结果可以通过界面查看（右侧）并导出到支持的EM工具

AntSyn从其设计类型数据库中创建天线几何图形，然后应用电磁仿真和其独特的演化优化来修改这些设计以实现所需的电气性能和尺寸约束。列出正在调查的设计类型的运行时间更新以及“星级”评级系统，以指示哪些设计接近实现期望的性能。随着仿真的进行，用户可以查看结果和设计风格。然后可以将有前景的设计导出到NI或支持的第三方EM模拟器的EM工具中。

AntSyn和NI AWR设计环境之间的设计流程如图10所示，其中AntSyn需要天线要求并生成用于NI EM工具的天线，以便为VSS相控阵模型创建天线模式。

图10：用于创建用于EM分析和并入VSS相控阵模型的新天线设计的操作和产品

由于其尺寸相对较小且制造容易，从AntSyn创建的潜在天线中选择了方形环形贴片天线。使用AXIEM选项输出天线，然后导入初始相控阵项目中的新EM结构（AXIEM）。重新仿真的天线如图11所示。

图11：将AntSyn生成的方形环形天线导入到AXIEM中并进行仿真以生成由VSS相控阵模型使用的天线图案

该仿真提供了天线方向图，用于替换15 x 5相控阵（图12a）中使用的原始贴片天线和12b中显示的新天线方向图。图12c和d显示了原始天线（红色迹线）和方形环形贴片（绿色迹线）的新相控阵结果。

图12：a）原始相控阵分析中使用的单贴片天线的原始天线图案，b）由AntSyn生成的方形环形天线的天线图案，c）和d）基于简单贴片天线和方形的相控阵列的辐射图案的比较环补丁

复杂交互的建模

天线元件之间的相互耦合影响天线参数，如终端阻抗，反射系数，因此影响天线阵列在辐射特性，输出信号与干扰噪声比（SINR）和雷达截面（RCS）方面的性能。

VSS的最新版本包括用于更准确地模拟这些参数的新功能，包括增强的元素模式建模（包括互耦）。下一节将介绍这些先进的相位阵列建模方面的最新进展，包括准确表示馈送结构。

如前所述，设计人员可以为相控阵中的每个天线单元定义增益或全辐射模式。这使他们能够对相控阵的内部，边缘和角部元件使用不同的辐射方向图。图13.每个天线单元的辐射方向图可能会受到相位阵列中位置的影响。

图13：VSS相控阵列模型支持将不同的天线方向图分配给各个元素，从而使设计人员能够更准确地表示拐角，边缘和中心元素

这些模式可以在实验室测量，也可以在集成电磁（EM）模拟器（如AXIEM或Analyst）中计算。表征给定元素的适当辐射图的简单方法是使用3X3相控阵并激发一个元素，即内部元素，边缘元素之一或角落元素之一，同时终止所有其他元素。

这将提供内部，边缘和角落元素辐射图，然后可以使用NI AWR软件输出数据文件测量结果（上述示例中使用的相同技术）将其自动存储在数据文件中。这种方法将包括来自一阶邻居的相互耦合的影响。具有更多元素的阵列可以用于扩展与一阶和二阶相邻元素的相互耦合。

捕获相邻元素之间的相互耦合也很重要。 VSS相控阵模型通过配置文件中定义的耦合表完成此操作。不同的耦合级别可以根据彼此之间的距离来定义。

在图14中，为幅度（dB）和相位（度）指定的耦合针对两个不同距离（相邻侧元件：半径c1和相邻角元件：半径c2）来定义。

建模损耗分析

阵列的射频硬件损耗会影响所产生的旁瓣电平和波束模式，并最终降低系统级性能。对于发射器阵列，来自不完美波束的旁瓣电平可能会干扰外部设备或使发射器可见，以应对干扰。

在雷达系统中，旁瓣也可能导致一种自诱导多径，其中多个相同雷达信号的副本从不同的旁瓣方向到达，这可能夸大地面杂波并需要昂贵的信号处理来移除。因此，识别这些损耗的来源，观察它们对阵列性能的影响并采取措施减少或消除这些损耗至关重要。

VSS相控阵配置文件允许工程师模拟由于制造缺陷或元件故障而导致的阵列缺陷。所有增益/相位计算都是内部执行的，并且可以将成品率分析应用于该程序段，以便评估任何定义的相控阵参数的变化的灵敏度。

图15：旁瓣衰减到元件失效2％和5％

作为一个例子，VSS被用来对64个元素（16×4）阵列进行元素失效分析，产生图15中的图表，说明旁瓣响应衰减。

任何数量的与馈电网络相关的项目都可能导致射频损耗设计和相关组件。

可以补偿的系统误差包括由不对称布线（布局），频率依赖性，噪声，温度引起的链间变化以及由于改变天线阻抗以及也影响放大器压缩的转向角而导致的不匹配。因此，能够模拟馈电网络中的天线阵列和各个RF链路之间的相互作用是势在必行的。

射频链路建模

NI AWR软件产品包括模拟和建模技术，以准确捕获这些损耗，并将这些结果纳入VSS相控阵装配模型。这是一个重要的功能，因为射频链路不理想，可能会导致阵列行为显著偏离。

相控阵列组件可以在RX或TX模式下工作，支持阵列单元几何结构的配置，每个单元的天线特性，RF链路特性以及用于将这些单元连接在一起的合路器/分路器的通用线性特性。该配置主要通过文本数据文件执行，其中通常通过块参数（如转向角）直接指定扫描设置，或在数据文件中指定，但可通过块参数覆盖（例如单个元素增益和相位调整）。

相控阵组件的配置可以分为几个部分：

•阵列几何 - 定义元素的数量，它们的位置以及任何与几何相关的增益和相位渐变

•天线特性 - 定义接收和发射配置的天线增益，内部损耗，极化损耗，失配损耗和辐射模式

•RF链路特性 - 定义单个元件的链路，包括增益，噪声，P1dB。使用大信号非线性表征数据支持2端口RF非线性放大器，通常由输入功率或电压电平行以及相应的输出基波，谐波和/或互调产物电平组成。频率相关数据也被支持

•将天线和RF链路特性分配给各个单元

•功率分配器特性 - 将输入信号分成n个连接的输出端口

•相互耦合特征

一个共同的挑战是不是所有的RF链路都应该是平等的。例如，增益锥度通常用于相控阵中;然而，当对所有天线元件使用相同的RF链路时，具有较高增益的元件可以很好地工作在压缩状态，而其他元件工作在纯粹的线性区域，从而导致不希望的阵列性能。

图16：VSS中的测量提取RF链路设计的特性，并允许分配相控阵中的各个元件

为了避免这个问题，设计人员经常为不同的元件使用不同的RF链路设计。虽然这是一个更复杂的任务，但它将导致更高效的相控阵和VSS相控阵建模，使他们能够实现这一点。

为了帮助设计团队创建馈送网络并向系统团队提供RF链接，VSS具有自动生成由这些数据表定义的相控阵元素链接特征的功能。设计人员首先根据系统要求创建基于原理图的链路设计。 “测量”通过Microwave Office协同仿真提取设计特性，包括电路级设计细节（即非线性），并保存格式正确的数据文件以供相控阵组装模型s使用。

原位非线性模拟

精确的模拟还必须考虑天线元件和驱动馈电网络之间发生的相互作用。仿真软件的问题是天线和驱动馈电网络相互影响。通过在各个端口设置输入功率和相对相位来改变天线的模式。同时，端口处的输入阻抗随天线方向图而变化。由于输入阻抗影响非线性驱动电路的性能，变化的天线方向图会影响整个系统的性能。

在这种情况下，阵列中每个元件的输入阻抗必须针对所有光束控制位置进行表征。该阵列仅在EM模拟器中模拟一次。生成的S参数然后由电路仿真器使用，其中还包括馈电网络和放大器。由于移相器在其数值上进行调谐，因此天线的光束被导向。同时，每个放大器都会看到它所连接的天线输入端的阻抗变化，这会影响放大器的性能。

图17：使用馈电网络设计中定义的可变相位和衰减器设置来表征改变的天线馈电阻抗，作为波束控制的函数

在这个最后的例子中，功放是非线性的，设计工作在1分贝压缩点（P1dB）以获得最大效率。因此，它们对由阵列提供的变化的负载阻抗敏感。通过控制各种发射模块的相对相位和衰减来控制16个阵元的阵列波束，如图17所示。

实际上，用Microwave Office来表征功率放大器的谐波平衡模拟需要大量的时间来运行16个功率放大器。因此，光束在放大器关闭的情况下被操纵。一旦获得来自定向天线的负载阻抗，设计师就可以打开单个功率放大器的特定感兴趣点。

图18：宽带MMIC功率放大器的仿真天线馈电阻抗与叠加在功率负载牵引等值线上的频率的关系

此时，设计人员可以直接研究功率放大器的非线性行为，作为负载（天线）阻抗的函数。借助Microwave Office的负载拉动功能，PA设计人员可以研究输出功率，压缩和任何其他数量的非线性度量指标，如图18所示。

通过对每个单独元件的RF链路的详细表征，整个系统仿真能够指示故障区域，图19在实验室中制造和测试昂贵的原型之前，先前不会被发现。

图19：带RF链路效应的相控阵仿真，包括功率放大器和转向天线阵列之间阻抗失配的影响

结论

随着元件数量的增加以及天线/电子集成技术的进步，设计和验证单个元件的性能以及定义AESA雷达的整个信号通道的能力是必不可少的。通过在单一设计平台内运行的电路仿真，系统级行为建模和电磁分析，开发团队可以在昂贵的原型开发之前研究系统性能和组件间的相互作用。