SEMICON Japan 2025 展会上展出
日本印刷株式会社(DNP)近日宣布成功开发出电路线宽为 10 纳米的 NIL 纳米压印技术,该技术可用于相当于 1.4 纳米等级的逻辑半导体电路图形化。
这款技术针对智能手机、数据中心等场景中先进逻辑芯片的微型化需求,目前已启动客户评估,计划 2027 年量产。
DNP 同时提出目标,力争在 2030 财年将纳米压印相关业务营收提升至 40 亿日元(约 1.8 亿元人民币)。
随着终端设备性能提升,市场对先进制程逻辑半导体需求扩大,推动了 EUV 曝光技术演进,但 EUV 存在投资大、高耗能等问题。
为此 DNP 自 2003 年起持续研发纳米压印技术,其通过直接压印电路图形,为制造商提供了降低能耗、优化成本的新路径。
此次 10 纳米线宽技术可在部分环节替代 EUV 光刻,为未导入 EUV 设备的厂商提供先进工艺选项。
该技术结合了 DNP 在光罩制造的高精度能力与晶圆制程技术,曝光环节能耗可降至当前主流制程的约 1/10。
DNP 已与半导体制造商沟通并启动技术评估,计划完成验证和体系建设后,于 2027 年开启量产供货。
公司将持续推动技术升级与产能扩充,把纳米压印业务培育为半导体板块的重要增长极。
DNP 还计划在 2025 年 12 月的 SEMICON Japan 2025 展会上展出该技术,以深化行业交流并推动其应用。
—— 深科技 ——