计算机芯片核心通过网络而不是总线进行通信

随着对更快计算机的需求持续增长，对将为这些计算机提供动力的微芯片的需求也在增长。尽管添加内核的想法听起来像是一个简单的解决方法，但我们已经看到6和8个内核处理器，研究人员认为添加内核有严重的局限性，并且正在开发新芯片，其通信方式类似于将计算机连接到互联网的方式。

电脑芯片已停止增长。为了使芯片的计算能力保持在我们惯常的增长速度，芯片制造商改为给他们额外的“核心”或处理单元。

如今，一个典型的芯片可能具有六个或八个核心，它们全部通过称为总线的单束电线相互通信。但是，使用总线时，一次只能有一对内核可以通话，这在具有数百甚至数千个内核的芯片中是一个严重的限制，许多电气工程师将其视为计算的未来。

麻省理工学院电气工程与计算机科学系副教授李立宣（Pei-Shiuan Peh）希望内核以与连接到Internet的计算机相同的方式进行通信：将它们传输的信息绑定到“数据包”中。每个核心都有自己的路由器，可以根据整个网络的状况沿多个路径中的任何一个发送数据包。

在6月的设计自动化会议上，Peh和她的同事们将介绍她描述为“总结10年研究”的论文，这些论文是关于“片上网络”的。研究人员不仅为分组交换片上通信网络的效率建立了理论极限，而且还提出了在测试芯片上进行的测量，在测量中，它们非常接近其中的几个极限。

巴士的最后一站

原则上，多核芯片比单核芯片快，因为它们可以拆分计算任务并一次在多个内核上运行它们。从事同一任务的内核偶尔会需要共享数据，但是直到最近，商用芯片上的内核数量仍然很低，以至于单个总线能够处理额外的通信负载。但是，情况已经发生了变化：“公交车已经达到极限，” Peh说。“它们通常扩展到大约八个核心。” 高端服务器中使用的10核芯片经常添加第二条总线，但是这种方法不适用于具有数百个核的芯片。

Peh说，一方面，“总线会占用大量功率，因为它们试图同时将长电线驱动到8或10芯。” 另一方面，在Peh提出的网络类型中，每个核心仅与与其最接近的四个核心进行通信。她解释说：“在这里，您要驱动的是短线，因此可以降低电压。”

但是，在片上网络中，从一个核心传输到另一个核心的数据包必须在它们之间的每个路由器处停止。此外，如果两个数据包同时到达路由器，则其中一个数据包必须存储在内存中，而路由器处理另一个数据包。Peh说，许多工程师担心这些增加的要求会引入足够的延迟和计算复杂性，从而抵消数据包交换的优势。Peh说：“我认为，最大的问题是，目前工业界，人们不知道如何建立这些网络，因为它已经有数十年的历史了。”

前瞻性思维

Peh和她的同事们开发了两种技术来解决这些问题。一种就是他们所谓的“虚拟旁路”。在Internet中，当数据包到达路由器时，路由器会先检查其寻址信息，然后再决定将其向下发送的路径。但是，通过虚拟旁路，每个路由器都会向下一个路由器发送一个高级信号，以便它可以预设其交换机，从而在不进行额外计算的情况下加快数据包的速度。Peh说，在小组的测试芯片中，虚拟旁路允许非常接近理论分析预测的最大数据传输速率。

另一种技术是所谓的低摆信号。数字数据由1和0组成，它们通过通信通道作为高电压和低电压进行传输。由Peh和Anantha Chandrakasan，Joseph F.和Nancy P.Keithley电气工程教授共同指导的博士生Sunghyun Park开发了一种电路，该电路可将高低压之间的摆动幅度从一伏降低到300毫伏。通过将虚拟旁路和低摆幅信号相结合，研究人员的测试芯片比以前的分组交换测试芯片能耗降低了38％。Peh说，在他们的测试芯片的功耗与数据传输速率一样接近理论极限之前，研究人员还有更多工作要做。但是，她补充说：“如果我们将其与公交车进行比较，则会节省大量的订单。”

哥伦比亚大学计算机科学副教授卢卡·卡洛尼（Luca Carloni ）还研究了片上网络，他说：“对于芯片设计的未来，评审团始终不为人所接受，但是，”分组交换芯片上网络的优势似乎令人信服。 ” 他强调说，这些优势不仅包括芯片本身的运行效率，而且还包括“在设计时具有一定水平的规则性和生产率，这一点非常重要。” 他补充说，在该领域内，“李宣的贡献是基础。”