复旦大学绕开EUV工艺，研发出异质CFET技术，这有何实际意义？

在传统集成电路技术下，想获得高性能计算能力芯片，就需要靠缩小单元晶体管的尺寸来提升晶体管密度。到了7nm及以下节点时，传统晶体管技术还需要用到EUV光刻技术，才能实现高精度尺寸微缩，做出晶体管更高密度的高性能芯片。

不过，复旦大学科研团队绕开EUV光刻工艺，研究出性能优异的异质CFET技术，也能够大幅度提升晶体管密度。这是什么样的技术，有什么实际性的研究意义呢？

复旦大学研发出异质CFET技术

近日，复旦大学研究团队：周鹏教授、包文中研究员及万景研究员，创新地提出了硅基二维异质集成叠层晶体管。该技术将新型二维原子晶体引入传统的硅基芯片制造流程，绕过EUV光刻工艺，实现了晶圆级异质CFET技术。

该团队利用硅基集成电路的成熟后端工艺，将二硫化钼(MoS2)三维堆叠在传统的硅基芯片上，形成p型硅-n型二硫化钼的异质互补CFET结构。结果证明，在相同的工艺节点下实现了器件集成密度翻倍，并获得了卓越的电学性能。

简单来说，就是该团队研发出的异质CFET技术，是设计了一种晶圆级硅基二维互补叠层晶体管，不需要用到EUV，也可以实现晶体管密度翻倍。

这是什么样的技术

随着芯片工艺制程不断进步，就需要尺寸更小、功能更强大的晶体管，同时，会让制程微缩到一定程度，原本的晶体管技术就会出现静电、漏电问题。因此，晶体管技术也随着工艺迭代加快升级，而升级的重点在于提升静电性能、控制漏电流。

比如，22nm工艺之后，FinFET取代MOSFE工艺，3nm工艺时代，GAAFET取代FinFET工艺，再先进的工艺（比如2nm以下），CFET将取代GAAFET工艺。因此，CFET是GAAFET工艺的迭代技术，也称之为全硅基CFET技术。

不过，全硅基CFET技术的工艺复杂度高，而且在复杂工艺环境下，该工艺还会导致性能退化严重。因此，复旦大学研发团队为了解决这个问题，就选择研发高度兼容的CFET器件与集成，也就是“异质CFET技术”。

复旦大学的异质CFET技术采用二硫化钼的低温工艺，与当前硅基集成电路的后端工艺流程高度兼容，既避免了器件的退化，又大幅降低了工艺难度。

复旦大学团队的技术研究示意图

有什么实际性意义？

首先，不难看出，这对于国内自主发展新型集成电路技术具有重要意义。毕竟，在中企无法获得先进的EUV光刻机下，该技术给予了另一种可行性研究方向。一旦成功应用，那么将会绕过EUV光刻机的问题，制造出更先进的芯片。

其次，CFET属于下一代晶体管技术，是未来发展的重点，该技术的研发有利于我们取得先机。特别是在关键技术专利方面，先取得更多的研究成果与专利，对于后期芯片制程的发展是更有利的。

最后，异质CFET技术的出现，可以有效地节约芯片制造中的成本。该技术可在相同的工艺节点下，实现器件集成密度翻倍，并获得卓越的电学性能。说明，同等性能的芯片，其生产制造成本更低。

另外，根据复旦大学科研团队研究发现，该技术未来还将进一步提升芯片的集成密度，满足高算力处理器，高密度存储器及人工智能等应用的发展需求。说明，未来使用该技术的芯片制造成本，可以再进一步降低。

结束语

复旦大学科研团队研发的异质CFET技术，从技术先进性来说，对自主发展新型集成电路技术是具有重要意义的。从国内芯片发展方面来看，异质CFET技术的研发，是有助力打破国外在大规模集成电路领域的技术封锁。

不过，想要落地成为实际应用的技术，还需要有相应的下游工艺配合，且前道工艺和后道的晶圆加工，一定要安全匹配才能完成。由此可见，虽然这是一条具有可行性的路，但想由此实现芯片突破，要走的路还较远。