暂无搜索历史
本文始于2024年3月,以Virtuoso 6.1.8-64b版本讲解"Copy"功能中各个设置项的作用,旨在让读者理解怎么合理并正确快速的进行Copy,并以范...
可在菜单栏Options—Editor,Commands栏View Name List指定view的顺序。
在芯片制造过程中,因为一些系统误差和一些随机误差,使得实际生产出来的器件参数和实际理论参数存在一定的偏差,然而我们可以通过电路设计或器件布局或走线等相关措施(也...
如下图,有时候我们会建立多个runset文件,以适应不同的要求,当验证过后的runset文件我们希望从列表中删除。
在芯片生产过程中,暴露的金属线或者多晶硅(polysilicon)等导体,就像是一根根天线,会收集电荷(如等离子刻蚀产生的带电粒子)导致电位升高。天线越长,收集...
重启virtuoso,打开layout会发现在菜单栏Tools下出现Mask Logo选项;点击弹出对应对话框,进行相关设置即可。
特别说明:以下文章中相关专有名词均以TSMC家为例说明,不同厂商对应的名称叫法会存在差异,请知悉!
如下图所示路径,保存自定义好的workspace,可以选择保存至home目录下或者启动路径下。
在CIW(Cadence Interaction Windows)窗口中,执行如下代码;然后再点击原理图中器件,会看到所有与器件相连的net都被高亮了。
Layout窗口中,按如下图设置,这样每次按“x”查看子cell时,电路图对话框中就不会总是弹出单个窗口,而是在一个窗口中弹出多个tap。这样查看多个子电路也不...
在CIW(Cadence Interaction Windows)窗口中,执行如下代码;然后再点击原理图中的net,会看到所有与net相连的器件都被高亮了。
N区的电子(多数载流子)通过扩散运动,向P区注入;反之,P区的空穴(多数载流子)向N区注入;
找到启动Virtuoso所Source的.cshrc文件,在此文件中按如下方式增加代码;
在画版图时,有时需要选中几组左右跨度很长的器件,但很容易又选到其他东西,可以按如下操作;
打开任意两个或多个layout文件窗口,当我们对其中一个layout进行层显示或隐藏操作后,然后鼠标切到另外一个layout窗口,会发现另外一个layout窗口...
(2)在CIW窗口,Options—User Preferences中,不勾选Menu Shortcuts即可。
这里先解释下Palette Containers,它是由 Layers、Objects和Grids三个面板组合而成,是绘制版图时对layers或objects操...
在Library Manager中我们经常会遇到库数量太多,不管是自己测试的库还是备份的库又或是项目本身不同模块的库都放在一起,导致文件很混乱,有时候想找个文件...
当两个mos有相同的W和L时,由于有源区长度的不同造成一些电气参数的不同,所产生的效应称为LOD效应。
是指在先进工艺技术下,靠近阱边缘的器件的电特性会受到器件沟道区域到阱边界距离的影响。
暂未填写公司和职称
暂未填写个人简介
暂未填写技能专长
暂未填写学校和专业
暂未填写个人网址
暂未填写所在城市