项目管理领域的常见英文术语，特别是 9 大知识领域有关的知识

软考项目管理领域的常见英文术语，特别是 9 大知识领域有关的知识 软考项目管理领域的常见英文术语 一.项目管理基础术语 二.项目整体管理 三.项目范围管理 四....

UART串口流控制（Flow control）「建议收藏」

这里讲到的 “流”，指的是数据流；在数据通信中，流控制是管理两个节点之间数据传输速率的过程，以防止出现接收端的数据缓冲区已满，而发送端依然继续发送数据，所导致数...

Verilog学习笔记——有符号数的乘法和加法

编写程序如下，其中，乘法的两个乘数分别是无符号、有符号的四种组合，输出的积也是分为无符号和有符号，共计 8 种可能；

最好用的AI工具汇总

FPGA时钟篇(三) MRCC和SRCC的区别

  我们前面的两篇文章讲了7系列的时钟结构和clock region内部具体组成，这篇文章我们来讨论下MRCC和SRCC的区别。只有7系列的FPGA中才有MRC...

画时序图工具

画时序图是一个 IC 设计人员的基本能力，下面介绍几个画时序图的工具，小编基本上都使用过，现在比较倾向于 wavedrom。

FPGA上电后IO的默认状态

在进行FPGA硬件设计时，引脚分配是非常重要的一个环节，特别是在硬件电路上需要与其他芯片通行的引脚。Xilinx FPGA从上电之后到正常工作整个过程中各个阶段...

FPGA上电后IO默认状态

电源供电线路上电之前，I/O管脚的状态为“未知”。所以在进行FPGA硬件设计时，引脚分配是非常重要的一个环节，特别是在硬件电路上需要与其他芯片通行的引脚。

FPGA手撕代码——CRC校验码的多种Verilog实现方式

用Verilog实现CRC-8的串行计算，G(D)=D8+D2+D+1，计算流程如下图所示：

串并转换（串入并出、并入串出、移位寄存器法和计数器法|verilog代码|Testbench|仿真结果）

经典电路设计是数字IC设计里基础中的基础，盖大房子的第一部是打造结实可靠的地基，每一篇笔者都会分门别类给出设计原理、设计方法、verilog代码、Testben...

FPGA逻辑设计回顾（7）多比特信号的CDC处理方式之握手同步

注：本文首发自易百纳技术社区，FPGA逻辑设计回顾（7）多比特信号的CDC处理方式之握手同步[1];