空白的贝塔

LV0
发表了文章

通过字符串访问generate模块内部的变量

首先介绍一下generate的用法,generate用于减少verilog的重复语句,批量进行操作。

空白的贝塔
发表了文章

“EDA算法”入门课程与书籍推荐

注:微信公众号不支持非公众号链接,只能把网址附上,不能点击跳转,抱歉。如需点击跳转,请点击阅读原文。

空白的贝塔
发表了文章

【第三章:标准单元库 中】静态时序分析圣经翻译计划

对于同步(synchronous)输入,例如引脚D(或SI,SE),存在以下时序弧:

空白的贝塔
发表了文章

Verilog:笔试面试常考易错点整理

三种语句表达式的值是按从上到下的顺序来与分支条件的比较,如果相等,则不再与下面的分支相比较而直接执行该分支的语句

空白的贝塔
发表了文章

docker使用指南更新

phyzli/centos8_xfce4_tigervnc_hspice2010,2060年到期,需要lmgrd;

空白的贝塔
发表了文章

Synopsys全套docker镜像使用指南

本教程通过win10下的docker实现,过程简单,不需要自己进行破解,同时是通过wsl方式实现,比虚拟机效率会更加高一些。

空白的贝塔
发表了文章

备战秋招-面经篇-[二十八]

空白的贝塔
发表了文章

备战秋招-面经篇-[二十七]

空白的贝塔
发表了文章

备战秋招-面经篇-[二十六]

上面问题不分先后顺序,挺乱的,感觉好喜欢问我具体咋实现,有些也不太懂他问这个的想要啥回答。

空白的贝塔
发表了文章

备战秋招-面经篇-[二十五]

空白的贝塔
发表了文章

二输入比较器实现排序算法

乍一看,排序算法,这不是个算法题么,将8个数排下序,脑子里最先出来的是什么冒泡,选择,插入排序......赶紧打住,我们现在在讨论电路,不要走错片场了。实际上题...

空白的贝塔
发表了文章

备战秋招-面经篇-[二十二]

空白的贝塔
发表了文章

备战秋招-面经篇-[二十一]

vaild连续拉高,同时有16bit数据进来,vaild连续拉高的周期数为3-255,然后模块要把这些数据求和,但是要把最大值和最小值踢除,最后done和sum...

空白的贝塔
发表了文章

基于UVM的UART验证环境

今天偶然在群里看到有人分享了Mentor Graphics提供的一个UART的UVM验证环境代码,包含了UVM的基本使用以及进阶的UVM寄存器模型。这里也分享给...

空白的贝塔
发表了文章

SM3加密算法开源项目推荐

国密 SM3 杂凑算法的硬件 IP,RTL 采用 Verilog 开发,测试平台使用 SystemVerilog 语言。

空白的贝塔
关注了用户

数字芯片社区

公众号:【数字ICer】数字IC、FPGA、Linux、Python、UVM、SV、信号处理等学习笔记,快乐学习,一起进步。

95 文章0 回答32 关注者
关注了用户

ExASIC

分享数字集成电路设计中的经验和方法。分享让工作更轻松。

26 文章0 回答22 关注者
发表了文章

[二十]Cracking Digital VLSI Verification Interview

sequence是编写property或断言的基本构建块。sequence可以认为是在单个时钟边沿求值的简单布尔表达式,也可以是在多个周期内求值的事件seque...

空白的贝塔
发表了文章

[十九]Cracking Digital VLSI Verification Interview

覆盖点(coverpoint)是用于指定需要收集覆盖率的目标。Covergroup可以具有多个覆盖点以覆盖不同的表达式或变量。每个覆盖点还包括一组bin,这些b...

空白的贝塔
发表了文章

用SV写一个蒙哥马利模乘的参考模型

往期推送过一个蒙哥马利算法的介绍,如果要实现蒙哥马利模乘的硬件模块,那么一个参考模型是必不可少的,这一期将利用SV实现一个简单的参考模型,这个参考模型可以直接用...

空白的贝塔

个人简介

个人成就

扫码关注云+社区

领取腾讯云代金券