FPGA之激励文件（testbench）的简单分析

今天忙了下论文的事，差点忘记发文……，开始对上次发的激励文件做一个简单的分析。

直接上图开始一行行的讲解其作用：

第1行是仿真的一个时间刻度，“/”前面的1ns代表的是时间单位，后面的1ns是时间精度，很多时候在使用工具生成模块的代码时，出现的是1ns/1ps，而我喜欢把1ps的精度改成1ns进行，因为这样可以通过把精度降低从而将数据量降低，主要是之前有几次做设计的时候，跑仿真就因为精度弄得太高了，然后数据量占了几十个G的空间，而且还相对费时，而自己根本不需要太高的精度，只是为了做个设计的验证，当然，如果以后要是遇到了需要高精度的设计，还是不要乱改，尽量根据自己需要来进行设置。

第3行是该模块的名字，tb_adder，我习惯在激励文件前面加上tb进行区分测试与被测试的模块文件，激励文件的模块中不需要有输入输出的端口，只需要有类似第4行和第5行这样的变量连接到需要的测试的模块就可以。

reg类型的寄存器通常是用来当作被测试模块的输入，可以改变该类型的寄存的值，wire类型的用来连接被测试模块的输出，定义完被测试模块所需的变量，就可以开始对系统进行赋值。

第7行的initial是一个初始化的操作，我们正常使用的FPGA都是并行操作，而这个语句是属于串行的，并且只会运行一次，然后可以看到接下来几行都是对加法器的加数和被加数做初值，第10行和后面的几行，有一个#10，这个就是相当于延迟了10个时间单位，而这个时间单位就是第一行设定的那个1ns，第17行的$stop代表开了run之后，会在这个时刻有一个停止的响应，如果还想继续运行仿真，就需要继续点击run；弄完这些当然不要忘记加个end代表初始化的完成。

第20行到26行都属于我们自己编辑的加法器模块的例化，adder是加法器模块的名字，adder_inst是例化的名字，可以随便取，根据自己的习惯进行名字的设置，然后在括号里面的，比如“.num1(numa)”，“.num1”是对加法器模块的端口进行例化，“（numa）”是将激励文件产生的数据接入加法器模块中进行测试；完成例化后，加一个endmodule代表模块的结束。