前往小程序,Get更优阅读体验!
立即前往
首页
学习
活动
专区
工具
TVP
发布
社区首页 >专栏 >面试被问到芯片IC附近为什么放置0.1uF电容,别再回答“经验”了

面试被问到芯片IC附近为什么放置0.1uF电容,别再回答“经验”了

作者头像
用户8913398
发布2021-08-16 15:44:42
4820
发布2021-08-16 15:44:42
举报
文章被收录于专栏:嵌入式实验基地

问题由来

不知道小伙伴们面试,有没有被问到过,芯片附近放置的电容是多少?当你回答说是0.1uF,当你心里暗自庆幸还好自己知道的时候,面试官突然又问道 为什么选取0.1uF?想必此时不少小伙伴都会想到,我看别人都是这么画的,官方推荐也是这么干的,如果你是这么回答,那面试官是不会满意的。

那该怎么回答才算是牛X呢?电路设计的每一个器件可以说是都不是没有根据的随便选型,只是可能到你手里之后,已经经过多方验证,是成型的原理图,参数不需要修改,所以关注的也少。回归正题,接下来分析分析,上面提到的,为什么是0.1uF电容,而不是1uF、10uF......

电容模型本质

先来看看电容,电容的作用简单的说就是存储电荷。我们都知道在电源中要加电容滤波,在每个芯片的电源脚放置一个0.1uF的电容去耦。等等,怎么我看到有些板子芯片的电源脚旁边的电容是0.1uF的或者0.01uF的,有什么讲究吗。要搞懂这个道道就要了解电容的实际特性。理想的电容它只是一个电荷的存储器,即C。而实际制造出来的电容却不是那么简单,分析电源完整性的时候我们常用的电容模型如下图所示。

图中ESR是电容的串联等效电阻,ESL是电容的串联等效电感,C才是真正的理想电容。ESR和ESL是由电容的制造工艺和材料决定的,没法消除。那这两个东西对电路有什么影响。ESR影响电源的纹波,ESL影响电容的滤波频率特性。

我们知道电容的容抗Zc=1/ω C, 电感的感抗Zl=ω L,( ω =2π f),实际电容的复阻抗为

Z=ESR+jω L-1/jω C= ESR+j2π f L-1/j2π f C

可见当频率很低的时候是电容起作用, 而频率高到一定的时候电感的作用就不可忽视了,再高的时候电感就起主导作用了。电容就失去滤波的作用了。所以记住,高频的时候电容就不是单纯的电容了。实际电容的滤波曲线如下图所示。

参见上图,我们想要的最好的滤波效果是在“谷”底,就是曲线凹进去的尖尖,在这个尖尖的时候,滤波效果做好,当我们的芯片IC内部的逻辑门在10-50Mhz范围内执行的时候,芯片内部产生的干扰也在10-50Mhz,(比如51单片机),仔细看上图的曲线,0.1uF电容(有两种,一种是插件, 一种是贴片)的谷底刚好落在了这个范围内,所以能够滤除这个频段的干扰,但是,看清楚,是但是,当频率很高的时候(50-100Mhz),就不是那么回事了,这个时候0.1uF电容个滤波效果就没有0.01uF好了,以此类推,频率再高,选用的滤波电容的量级还要变小,具体怎么参考呢?

电容选型建议

参考如下

  • DC-100K 10uF以上的钽电容或铝电解
  • 100K-10M 100nF(0.1uF)陶瓷电容
  • 10M-100M 10nF(0.01uF)陶瓷电容
  • 100M以上 1nF(0.001uF) 陶瓷电容和PCB的地平面与电源平面的电容

所以,以后不要见到什么都放0.1uF的电容,有些高速系统中这些0.1uF的电容根本就起不了作用。

结语

如果你觉得对自己有帮助的话,给个赞,点个关注,点个在看,感谢前进的道路上有你的陪伴!

本文参与 腾讯云自媒体同步曝光计划,分享自微信公众号。
原始发表:2021-06-22,如有侵权请联系 cloudcommunity@tencent.com 删除

本文分享自 小飞哥玩嵌入式 微信公众号,前往查看

如有侵权,请联系 cloudcommunity@tencent.com 删除。

本文参与 腾讯云自媒体同步曝光计划  ,欢迎热爱写作的你一起参与!

评论
登录后参与评论
0 条评论
热度
最新
推荐阅读
目录
  • 问题由来
  • 电容模型本质
  • 电容选型建议
  • 结语
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档