![image](https://developer.qcloudimg.com/http-save/yehe-11936724/5f0664d0c018ef3616f98b6bc0b582da.png)
## 1. 数据类型


### 1.1 常量


**整数：**整数可以用二进制b或B，八进制o或O，十进制d或D，十六进制h或H表示，例如，8’b00001111表示8位位宽的二进制整数，4’ha表示4位位宽的十六进制整数。
**X和Z：**X代表不定值，z代表高阻值，例如，5’b00x11，第三位不定值，3’b00z表示最低位为高阻值。
**下划线：**在位数过长时可以用来分割位数，提高程序可读性，如8’b0000_1111

### 1.2 参数


**参数 parameter：**parameter可以用标识符定义常量，运用时只使用标识符即可，提高代码可读性及维护性，如定义parameterwidth = 8 ; 定义寄存器reg[width-1:0] a; 即定义了8位宽度的寄存器。
**参数的传递：**在一个模块中如果有定义参数，在其他模块调用此模块时可以传递参数，并可以修改参数，如下所示，在module后用#（）表示。

### 1.3 传参示例


例如模块定义如下，该ROM模块有两个输入参数，其中addr变量为15位位宽，data变量为8位位宽：
module ROM
#(
    parameter depth=15,
    parameter width = 8
)
(
    input [depth-1:0] addr,
    input[width-1:0] data,
    output result
) ;
endmodule

调用该ROM模块时，可以在调用时修改传参来修改参数。如下代码，在调用ROM模块时，将depth和width变量的位宽分布修改成了32位位宽和16位位宽。

module top() ;
wire [31:0] addr ;
wire [15:0] data ;
wire result ;
ROM
#(
    .depth(32),
    .width(16)
)
ROM1
(
    .addr(addr) ,
    .data(data) ,
    .result(result)
) ;
endmodule

Parameter可以用于模块间的参数传递，而localparam仅用于本模块内使用，不能用于参数传递。Localparam多用于状态机状态的定义。

### 1.4 变量

变量是指程序运行时可以改变其值的量，下面主要介绍几个常用了变量类型。

#### 1.4.1 Wire型

Wire 类型变量，也叫网络类型变量，用于结构实体之间的物理连接，如门与门之间，不能储存值，用连续赋值语句assign赋值，定义为wire[n-1:0] a ;其中n 代表位宽，如定义wire a ; assign a = b ;是将b的结点连接到连线a上。如下图所示，两个实体之间的连线即是wire类型变量。

#### 1.4.2 Reg型

Reg类型变量，也称为寄存器变量，可用来储存值，必须在always语句里使用。其定义为reg [n-1:0] a ;表示n位位宽的寄存器，如reg [7:0] a;表示定义8位位宽的寄存器a。
如下所示定义了寄存器q
module TOP
(
    input d,
    input clk,
    output reg q
) ;
always @(posedge clk)
begin
    q <= d ;
end

endmodule

生成的电路为时序逻辑，下图为其结构，为D触发器。
![image](https://developer.qcloudimg.com/http-save/yehe-11936724/d42f8e1b0850f1163f9e1b606c3f9e51.png)

也可以生成组合逻辑，如下面代码所示为一个数据选择器，敏感信号没有时钟

module TOP
(
    input a,
    input b,
    input c,
    input d,
    input[1:0] sel,
    output reg Mux
) ;

always @(sel or a or b or c or d)
begin
    case(sel)
    2'b00 : Mux = a ;
    2'b01 : Mux = b ;
    2'b10 : Mux = c ;
    2'b11 : Mux = d ;
    endcase
end
endmodule

最终生成电路为组合逻辑。
![image](https://developer.qcloudimg.com/http-save/yehe-11936724/91e717723efd75890e5e94702920a797.png)


#### 1.4.3 Memory型

可以用memory类型来定义RAM、ROM等存储器，其结构为reg [n-1:0]存储器名[m-1:0]，意义为m个n位宽度的寄存器。例如，reg [7:0] ram [255:0]表示定义了256个8位寄存器，256也即是存储器的深度，8为数据宽度。

## 2. 运算符

运算符可分为以下几类：
（1）算术运算符（+，-，*，/，%）
（2）赋值运算符（=，<=）
（3）关系运算符（>，<，>=，<=，==，!=）
（4）逻辑运算符（&&，||，！）
（5）条件运算符（？：）
（6）位运算符（~，|，^，&，^~）
（7）移位运算符（<<，>>）
（8）拼接运算符（{ }）

大部分运算符与C/C++语言中定义的运算符用法基本上一致，这里主要介绍几种与C/C++语言中差异较大的运算符。

### 2.1 赋值运算符

“=”为阻塞赋值，”<=”为非阻塞赋值。阻塞赋值为执行完一条赋值语句，再执行下一条，可理解为顺序执行，而且赋值是立即执行；非阻塞赋值可理解为并行执行，不考虑顺序，在always块语句执行完成后，才进行赋值。

#### 2.1.1 阻塞赋值运算符

下面先介绍阻塞赋值，代码如下：
module TOP
(
    input din,
    input clk,
    output reg a,b,c
) ;

always @(posedge clk)
begin
    a = din;
    b = a;
    c = b;
end
endmodule

下面是上面模块对应的仿真代码（用于给上面模块提供时钟、激励信号用于仿真模块功能的正确性）：
module SimFile ();

reg din ;
reg clk ;
wire a,b,c ;

initial
begin
    din = 0 ;
    clk = 0 ;
    forever
    begin
        #({$random}%100)      // 随机等待一段时间（0~99ns之间）
        din = ~din ;
    end
end
always #10 clk = ~clk ;
TOP TOP_i
(
    .clk(clk),
    .din(din),
    .a(a),
    .b(b),
    .c(c)
);

clk时钟的周期是20ns，从仿真结果可以看到，在clk的上升沿时，寄存器a的值等于输入din的值，并立即赋给寄存器b，b的值赋给c。
![image](https://developer.qcloudimg.com/http-save/yehe-11936724/044878d61581c728cce53c9af9f0d329.png)


上面编写的阻塞赋值TOP模块在FPGA内部布局成的电路（RTL）如下图所示，由RTL可以明显看出，在每个时钟周期上沿到来时，寄存器a、b、c的值都被统一赋值成了输入din的值。
![image](https://developer.qcloudimg.com/http-save/yehe-11936724/ad62e86b0d20a7158783e8fc48eca9e0.webp)


#### 2.1.2 非阻塞赋值运算符


将上面编写TOP模块的赋值方式改为非阻塞赋值方式，代码如下：
module TOP
(
    input din,
    input clk,
    output reg a,b,c
) ;

always @(posedge clk)
begin
    a <= din;
    b <= a;
    c <= b;
end

endmodule

仿真代码仍然使用2.1.1节的仿真代码提供时钟和激励信号，仿真结果如下：
![image](https://developer.qcloudimg.com/http-save/yehe-11936724/67b8959a089364d7bf292bd068b45338.png)


在每个时钟clk上升沿时，寄存器a的值没有立即赋值给b，b为a原来的值，同样，c为b原来的值。上面编写的非阻塞赋值TOP模块在FPGA内部布局成的电路（RTL）如下图所示。
![image](https://developer.qcloudimg.com/http-save/yehe-11936724/018437ce176a803f199c60aa4a58dfba.png)


一般情况下，在时序逻辑电路中使用非阻塞赋值，可避免出现竞争冒险现象。在组合逻辑中使用阻塞赋值，执行赋值语句后立即改变。在assign语句中必须用阻塞赋值。

### 2.2 位拼接运算符

“{ }”拼接运算符，将多个信号按位拼接，如{a[3:0], b[1:0]}，将a的低4位，b的低2位拼接成6位数据。
{n{a[3:0]}}表示将n个a[3:0]拼接，{n{1’b0}}表示n位的0拼接。如{8{1’b0}}表示为8’b0000_0000。

### 2.3 运算符的优先级

各种运算符的优先级别如下图所示：
![image](https://developer.qcloudimg.com/http-save/yehe-11936724/cff4aa3e077c92be561ed15500f9203c.png)

整数：整数可以用二进制b或B，八进制o或O，十进制d或D，十六进制h或H表示，例如，8’b00001111表示8位位宽的二进制整数，4’ha表示4位位宽的十六进制整数。X和Z：X代表不定值，z代表高阻值，例如，5’b00x11，第三位不定值，3’b00z表示最低位为高阻值。下划线：在位数过长时可以用来分割位数，提高程序可读性，如8’b0000_1111

南京观海微电子----Verilog基础（一）——数据类型、运算符

编程语言

硬件

Verilog HDL数据类型详解：介绍整数常量表示法（二进制、八进制、十进制、十六进制）、X/Z值含义及参数parameter用法。重点解析wire、reg、memory型变量特性，对比阻塞/非阻塞赋值差异，讲解位拼接运算符{}及各类运算符优先级，帮助开发者掌握Verilog基础语法与电路设计要点。

FPGA

文章

问答

视频

教程

学习中心

腾讯云实验室

直播

竞赛

腾讯云代码分析专区

腾讯iOA零信任安全管理系统专区

腾讯云架构师技术同盟交流圈

腾讯云数据库专区

腾讯云智能顾问专区

腾讯云原生专区

腾讯混元专区

腾讯云TCE专区

腾讯云Lighthouse专区

腾讯云HAI专区

腾讯云Edgeone专区

腾讯云存储专区

腾讯云智能专区

腾讯轻联专区 

腾讯云开发专区

TAPD专区

腾讯轻量云游戏服专区

腾讯云最具价值专家

腾讯云架构师技术同盟

腾讯云创作之星

腾讯云开发者先锋

腾讯云代码助手

云原生构建

TAPD 敏捷项目管理

Cloud Studio

SDK中心

API中心

命令行工具

涵盖代码开发、场景应用、自动测试全流程，助你从零构建专属AI助手

一站式MCP教程库，解锁AI应用新玩法

聚焦“写作效率、视觉美观与运行性能”三方面进行全面升级，为您提供更高效、稳定的创作环境

社区富文本&Markdown编辑器全新改版上线，欢迎大家体验!

诚挚邀请您参与本次调研，分享您的真实使用感受与建议。您的反馈至关重要，感谢您的支持与参与！

社区新版编辑器体验调研

南京观海微电子----Verilog基础（一）——数据类型、运算符-腾讯云开发者社区-腾讯云

南京观海微电子----Verilog基础（一）——数据类型、运算符

南京观海微电子----Verilog基础（一）——数据类型、运算符

社区

活动

圈层

关于

腾讯云开发者

热门产品

热门推荐

更多推荐