这只是一个理论问题,我并不是真的经营工厂或其他什么;-)
对于小的N,N乘N乘法器可以实现为深度对数(N)的3到2加法器的树,并且具有N^2门-让我们忽略Booth编码等。这是超级快的,但需要不合理的硬件数量。
这个门数很快就会变得不合理(布线也是如此)。但是,通过k^2 2N位部分乘积进行kN乘以kN的软件乘法,并将它们相加将非常慢。
我的问题是-在N^2门变得太多(对于门和布线)之后,我们有什么权衡来实现非常快的硬件辅助的中等N乘法,但我们仍然希望比纯软件更好。
我可以想象这在自定义密码芯片中会出现很多,但我只是很好奇。
发布于 2010-11-06 12:38:19
功率,如瓦特。每个晶体管需要一定的能量来切换,并且晶体管的数量随着字深度的增加而增加。减小晶体管的尺寸是有帮助的,但是技术的进步(和消费者的需求)是无法阻挡的。
https://stackoverflow.com/questions/4111871
复制相似问题