Xilinx ISE -最大频率
Xilinx ISE -最大频率
提问于 2014-09-13 05:51:49
我正在尝试为Spartan 6在ISE中综合任何简单的项目。当我使用时钟向导来生成f= 40 MHz (100 MHz外部振荡器)的时钟发生器时，XST说：
计时摘要：
速度等级：-3
最小周期:9.482(最大频率:105.458 path )时钟前最小输入到达时间:2.623时钟后最大输出时间:3.597最大组合路径延迟:5.194
好的，但是当我改变内核发生器的时钟频率为100 the时，响应是最大频率约为47 the…
怎么啦？确定最大频率的正确方法是什么？
回答 1
Stack Overflow用户
发布于 2014-09-13 22:53:12
报道的合成中的最大频率仅是基于扇出、LUT电平、I/O缓冲器等的粗略估计.
真正的时序分析是在Place & Route之后进行的。
我有一个项目，它已经利用了合成时间约束(额外的xcf文件)，是XST报告f_max = 82 MHz。P&R后，设计达到152 MHz :)
页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接：
https://stackoverflow.com/questions/25817402
复制相关文章
相似问题
腾讯云开发者
