Verilog，对整个数组进行逻辑或运算
Verilog，对整个数组进行逻辑或运算
提问于 2013-05-18 06:03:35
假设我有一个这样的数组：
parameter n=100;
reg array[0:n-1];如何获得数组中每一位的逻辑或值？得到的电路必须是组合式的。
这是来自this one.的后续问题(请参阅答案下面的讨论)
回答 1
Stack Overflow用户
回答已采纳
发布于 2013-05-18 06:20:24
我不知道这是否符合您的设计要求，但是使用100位总线reg [n-1:0] array;可能比使用1位导线阵列要容易得多。Verilog没有最好的语法来支持数组。如果你有一条总线，你可以直接分配result = |array;
如果您必须使用数组，那么我可能会考虑首先将其转换为带有生成循环的总线，然后执行相同的操作：
parameter n=100;
reg array[0:n-1];
wire [n-1:0] dummywire;
genvar i;
generate
for (i = 0; i < n; i = i+1) begin
assign dummywire[i] = array[i];
end
endgenerate
assign result = |dummywire;我不知道在数组上做这件事有什么更好的方法。
页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接：
https://stackoverflow.com/questions/16618573
复制相关文章
相似问题
腾讯云开发者
