我按照本教程在Vivado HLS中创建了两个自定义流IO:https://www.youtube.com/watch?v=3So1DPe2_4s、concat和slice ips。
我按照本教程https://www.youtube.com/watch?v=R8MSpEU7UKE创建了块设计。
我想通过AXI DMA将数据从Zynq PS发送到我的IPS,然后我想将相同的数据写入Zynq PS中的DDR。如何在Xilinx SDK中做到这一点?My_Block_Diagram
发布于 2021-03-12 22:18:49
这是一个相当普遍的问题。如果没有更多关于您的具体问题的信息..
你读过DMA产品指南吗?(来自Xilinx的PG021文档)。它描述了如何使用IP核,包括“Example Design”、“Design flow steps”和“designing with the Core”部分
https://stackoverflow.com/questions/66535424
复制相似问题