在Nexys-A7-100 T FPGA上实现裸金属RISC-V
在Nexys-A7-100 T FPGA上实现裸金属RISC-V
提问于 2022-01-11 06:27:14
最近我开始了一个项目，我必须在Nexys A7 100 T FPGA板上实现一个裸金属RISC-V处理器，并在上面运行一个简单的hello世界代码。
然而，我对RISC-V还有点陌生，并且一直在努力从裸金属的实现开始。我使用Eugene Tarassov的Github存储库(他是Xilinx的首席工程师)，在Debian Linux上实现了RISC-V，但这显然不符合项目规范，因为它不是裸金属。
运行Debian的FPGA RISC-V SoC：https://github.com/eugene-tarassov/vivado-risc-v#readme
我将非常感谢任何书籍，在线资源，教程或指导，以帮助这个项目。谢谢
回答 1
Stack Overflow用户
发布于 2022-01-11 16:55:19
以下github资源供您亲自检查：
由于您已要求在线资源，请检查以下链接：
簿册
一个通用的RISCV档案git页面：
页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接：
https://stackoverflow.com/questions/70662452
复制相关文章
相似问题
腾讯云开发者
