问在D锁的构造中，缓冲器是用来做什么的？

EN

在构建D触发器时，缓冲区是用来做什么的？

锁存器总是不断地打开，以响应可以改变锁存值的输入。

然而，许多设计都是定时的，因此，这意味着我们只希望在时钟边缘边界接受更改(请求存储新值)，但以其他方式保持当前状态的锁存，并保持其输出稳定。时钟设计被调优/定时，以便存储之间的组合(非顺序)电路在下一个时钟边界之前完成，因此可以在寄存器和下一个周期中被记录。这里的一般概念称为边缘触发Latch，也称为时钟设计中使用的触发器。

为了限制允许改变锁存器的时间周期，我们在锁存器前面增加了额外的电路，这种电路的作用是允许输入在特定的时间周期内通过，并以其他方式抑制输入--允许每个周期只改变一次，例如在正时钟边缘。

增加的额外电路可以是第二个锁存器或脉冲触发器。这些电路操作不同，有不同的优点和缺点。

第二锁存方法通常总是在接受改变状态下具有一个锁存器，在相反状态下具有另一个锁存状态，存储状态(即忽略输入变化). 两个锁存状态反转每一个时钟边缘(例如半时钟). ，因此，数据仅在时钟边缘边界从一个锁存发送到另一个锁存，并且两个锁存在一起后，我们可以使只在时钟上升边缘(或仅在下降边缘)接受输入的设备，例如，每整个时钟周期一次。

我们可以把额外的锁存器称为缓冲器。

在脉冲触发的设计中，我们剪短时钟信号到锁存器，这样它就不会持续到时钟的整个半周期，而锁存器只看到一个快速的信号，作为限制变化周期的另一种方法。

有关触发器设计的变化及其权衡的更多信息，请参见本文：

S01/讲座/讲座22-触发器

1. 简单的锁存器实际上就像模拟信号的样本和保持器。存储器由保持电压或逻辑电平的电容器保持。当处于保持状态时，它不会通过，因为当处于该状态时，输入实际上与锁存(保持)电容器断开连接。
2. 缓冲器在那里，以确保最小的负载到输出的锁存(保持)电容器。缓冲器处于倒模状态，锁存电容的输入也是逆变器，从而抵消了倒置。