我目前正在使用pynq-z2 FPGA认证板生产的TUL设计应用程序。上面有一个Processor+FPGA SoC Zynq7020。python包允许我们通过jupyter笔记本很好地与PS和PL进行交互。
我想知道我们能否用新的语言如migen 1和chisel在pynq支持的板上为PL编写verilog代码。目前我正在用Vivado编写VHDL/verilog文件,并在PL中创建I和电路设计。
有关migen的更多信息:https://m-labs.hk/migen/manual/introduction.html
更多关于凿子的信息:https://www.chisel-lang.org/chisel3/docs/introduction.html
https://stackoverflow.com/questions/70110576
复制相似问题