为什么aarch64强制qword对齐甚至传输的大小是dword？
为什么aarch64强制qword对齐甚至传输的大小是dword？
提问于 2015-03-02 10:06:16
下面的汇编程序代码将导致Xcode6.1.1目标上的exc_bad_access code=259出现在iPad air2上。
// SP default 16 aligned on function entry,
sub sp,sp,#8
st1 {v8.1d},[sp],#8而新版本不会
sub sp,sp,#16
st1 {v8.1d},[sp],#8我发现ARMv8_ISA文档上提到了“对齐”
第3章:大多数负载和存储都允许未对齐地址，including...SIMD寄存器第5.8.24.1章：.增量后立即偏移量，如果存在，则必须是8/16/24/32/48/64，这取决于传输的元素数。
以上代码传输的大小是dword(8字节)，为什么要强制qword对齐？顺便说一句，我还没有在Android r10上测试过它，所以我不确定它是对aarch64或Xcode的限制？有什么建议吗？谢谢!
回答 1
Stack Overflow用户
回答已采纳
发布于 2015-03-02 11:23:26
您确定导致崩溃的是"st1“指令吗？
您可以使用以下代码检查此代码：
sub sp,sp,#16
st1 {v8.1d},[sp],#16我在x64上也遇到了类似的问题；这是另一条指令，它需要一个对齐的堆栈并导致崩溃。
--编辑--
抱歉的。我混淆了"sp，#16“和"sp，#16”。
如果"sp，#16“是后增量，那么测试应该如下所示：
sub sp,sp,#16
st1 {v8.1d},[sp,#8]
add sp,sp,#8或者：
sub sp,sp,#8
st1 {v8.1d},[sp]页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接：
https://stackoverflow.com/questions/28807042
复制相关文章
相似问题
腾讯云开发者
