问VHDL测试平台

EN

创建一个测试台。

1. 您可以随时重新运行它，并随着设计的发展而扩展它。
2. 您可以使其自我检查-比较输出与期望值，断言当任何错误，并报告任何错误摘要。
3. 您可以使用完整的编程语言生成综合测试，如果设计太大，无法测试每个输入值，则可以使用随机测试。
4. 您可以读取Matlab或其他工具生成的文件，并编写结果文件在Matlab中进行处理和显示，以证明其准确性。
5. 除非自我检查报告一个错误，否则你永远不需要浏览波形，然后显示所有的信号以供进一步调试。
6. 你可以让你的测试半自动，甚至完全自动化。
7. 即使您没有这样做，一个只驱动输入并且您必须检查波形的最小测试平台将作为以后更好的工作的基础。
8. (多亏了Morten)您可以快速地修改现有的测试用例，以便在模拟中重新创建报告的错误，这将使您对信号具有完全的可见性，并且能够更快地修复。
9. VHDL测试平台通常是可移植的(读取/写入二进制文件是我所知道的一个例外，但文本文件是可以的)，因此您不必使用一个特定的工具链。

我完全支持你，伙计。当我测试我的设计时，我肯定只是强迫信号。测试台只对两件事有好处。

1. 沟通
2. 大型试验

解释：

1. 您打算如何向其他人展示您的硬件工作原理？你打算坐在那里操纵每个输入，然后运行吗？编写一个自动化的测试工作台或强制文件效率更高，时间也更短(在查看器端)。
2. 如果你想测试100个不同的随机输入呢？还是从文件中读取输入？testbench测试台。