在Spartan 3 FPGA中使用DCM锁定输出
在Spartan 3 FPGA中使用DCM锁定输出
提问于 2018-08-29 12:38:39
我在斯巴达-3 FPGA上使用DCM，它有一个锁定的输出信号。我需要我的钟在它准备好的时候分发，否则它应该是零。定义一个由其他实体使用的"CLKOUT和LOCKED“信号有问题吗?还是我在通过一个和门的时钟时遇到了麻烦？
回答 1
Stack Overflow用户
回答已采纳
发布于 2018-08-29 14:48:35
你在找白富士
通常，我使用锁相环的锁定端口为我的CLK生成同步去断言重置(RST_N)，而不是启用CLK。这取决于你的设计我不知道..。
process (CLK,LOCKED)
begin
if (LOCKED = '0') then
rst_n_in <= '0';
RST_N <= '0';
elsif (rising_edge(CLK)) then
rst_n_in <= '1';
RST_N <= rst_n_in ;
end if;
end process;页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接：
https://stackoverflow.com/questions/52077686
复制相关文章
相似问题
腾讯云开发者
