问如何知道电路是否最小？

EN

两级设计的最优性：

在卡诺图中，可能存在覆盖任何其他含蓄剂未覆盖的腹肌的素蕴涵。这些被称为https://www.geeksforgeeks.org/digital-logic-implicants-k-map/，因为它们必须是代表电路的任何素蕴涵的一部分。

非必要的素数含义可以也可能不是所选封面的一部分。有一个选择，哪一个不是必须的选择。因此，并不总是显而易见的是，需要选择多少个主要含意才能覆盖所有的腹地。但在实际情况下，只有四个或更少的输入变量，通常是没有疑问的。但是，在一般情况下，在输入变量多的情况下，集合覆盖问题求解的时间可以任意长。

多级化要难得多：

多级逻辑综合是几十年来的一个研究课题。没有算法是已知的，它总是找到一个最优的电路。

优化标准因应用程序而异。门电平的数目可能不如输入和输出变化之间的物理时间延迟相关。延迟又取决于所使用的门技术和栅极输入的扇出驱动。其他标准包括芯片面积和所需的74xx系列集成电路数目。