我是Yosys和综合的新手,但我想要实现的是在设计单元经过综合后获得栅极和晶体管的数量。我该如何做到这一点?
发布于 2019-08-02 03:01:34
您可以使用stat进行门计数统计,使用stat -lib进行自由文件的面积统计,或者使用stat -tech cmos进行使用CMOS类型门的晶体管计数。
stat
stat -lib
stat -tech cmos
https://stackoverflow.com/questions/56545305
相似问题