腾讯云开发者社区-腾讯云

开发者社区

文档建议反馈控制台

最新优惠活动

文章/答案/技术大牛

发布

数字芯片

专栏作者

174

文章

354110

阅读量

79

订阅数

负时序检查 Negative Timing Checks

$setuphold(reference_event, data_event, setup_limit, hold_limit, notifier, [timestamp_cond, timecheck_cond, delayed_reference_signal, delayed_data_signal]);

数字芯片社区

2022-12-18

2.3K0

数字IC设计 | 入门到放弃指南

c++node.js 硬件开发 fpga

Verilog语言与软件语言最大的区别就是，因为它是用于描述电路的，因此它的写法是非常固定的，因为电路的变化是非常有限的。学习Verilog的时候，很多时候我们并不是在学习这门语言本身，而是学习其对应的电路特征，以及如何对这个电路进行描述。如果心中没有电路，那么你是不可能写好Verilog的。

数字芯片社区

2022-04-06

2.1K0

VC_static Tools安装教程

c++数据库 sql

此时需要注意的是在这里需要输入installation directory[.]：这里我们需要把.run文件解压到该目录下，因此只需要输入 . 即可。

数字芯片社区

2021-12-15

1.6K0

没有更多了

社区活动

腾讯技术创作狂欢月

“码”上创作 21 天，分 10000 元奖品池！

Python精品学习库

代码在线跑，知识轻松学

博客搬家 | 分享价值百万资源包

自行/邀约他人一键搬运博客，速成社区影响力并领取好礼

技术创作特训营·精选知识专栏

往期视频·千货材料·成员作品最新动态