ICSOC.TECH

26 篇文章
15 人订阅

全部文章

icsoc

Win10 WSL + Linux 开源 EDA(三)

上一篇我们安装了开源 Verilog 仿真器 EpicSim。既然是仿真,就会有通过波形 debug 的需求。这篇我们来安装一款开源的 VCD 波形查看器, G...

7230
icsoc

Win10 WSL + Linux 开源 EDA(二)

上一篇我们在一台 Win10 家庭版电脑上安装了 WSL 2 的 Ubuntu 16.04 LTS,这篇我们将安装一款开源的 Verilog 仿真器,EpicS...

3410
icsoc

Win10 WSL + Linux 开源 EDA(一)

集成电路从业人员用到的 EDA 工具大部分都是基于 Linux 操作系统,而我们生活中常用的 PC 操作系统以 Windows 最为普及。当我们暂时脱离正式工作...

7130
icsoc

Verilog Task Concurrent Activation

最近做一个模块级的仿真,需要在两个过程中反复调用同一个 Task。这种场景还是比较常见的,比如一个过程作为普通的配置过程,一个作为中断服务过程,这个 Task ...

6810
icsoc

当我们做后仿时我们究竟在仿些什么(四)

就像人类容易接受自然数,但对于负数缺乏某种直觉上的认识一样;后仿过程中经常出现的 Negative Delay 和 Negative Timing Check ...

9221
icsoc

当我们做后仿时我们究竟在仿些什么(四)

就像人类容易接受自然数,但对于负数缺乏某种直觉上的认识一样;后仿过程中经常出现的 Negative Delay 和 Negative Timing Check ...

15422
icsoc

不求甚解之 Spanning Tree

最近在阅读 USB4 的标准,文档中多次提到 Spanning Tree,于是网上搜了搜,大概有了些概念,写下来促进理解。

5720
icsoc

硬件设计之 Distributed Arithmetic 一例

它背后的原理是什么呢?这篇文章尝试从硬件设计领域中 Distributed Arithmetic(DA算法)的角度来解释。

8120
icsoc

当我们做后仿时我们究竟在仿些什么(三)

最近又做了一些后仿debug的工作,有两点是之前两篇没有提到太多的,趁假期有点时间记录下来。标题也照旧,加个三吧。

12320
icsoc

芯片做出来有bug怎么办

不说一颗芯片tape out前的各种惊心动魄,相比拿到样品后测试时的心潮起伏,到底哪个更刀刀催人老;也不说测试报告的issue到底是feature还是bug;更...

10520
icsoc

芯片设计的职业病

前些天看到一篇文章,讲低容错率的职业对一个人性格的影响。文中拿常见的路怒症举例,把从事低容错率工作的人形容为经常在拥堵路段中开车的驾驶员,长期下来,容易形成敏感...

8320
icsoc

君子善器之按行号跳转:用vim查阅verilog编译信息的一个小技巧

前段时间请求IT把Linux服务器上的vim升级到vim7.4,一个想法是可以用vim7.0之后加入的特性gF,可以实现跳转到光标所在文件的指定行,如果文件名后...

6920
icsoc

读书笔记 | Design Rot -1

最近看了一篇公众号InfoQ 翻译的文章,原文叫做《Preventing Software Rot》[1],提到了Bit Rot这个概念,翻译成中文是比特腐烂。...

9120
icsoc

读书笔记 | Design Rot - 2

设计边界这个概念,应该是被广泛认知和接受的,毕竟大家都是从module designer开始的。一个设计模块是有边界的,简单来说,一个模块的输入和输出应该都是预...

5510
icsoc

有限域的基本概念和质数、不可分解多项式的搜寻算法

有限域(Finite Field)在数学上属于群论(Group Theory)的范畴,又称伽罗瓦域(Galois Field)。简单来说,就是包含有限个元素的域...

11810
icsoc

芯片真的会有后门吗?

虽然作者进入芯片行业已经十几年了,然而写下这个题目的时候内心还是十分忐忑。就像作为泛IT人士经常被别人要求推荐一款值得买的手机、电脑一样,这些买买买本来都是营销...

25830
icsoc

Pin/PAD Design In SoC

已经有很长一段时间不做 SoC Integration 方面的工作了,这篇是芯片 IO 相关的一些设计经验总结,主要是方便自己将来重新拾起,同时也希望能和大家分...

10930
icsoc

关于 Verilog 的 TimeScale

最近做芯片的功耗分析,需要用 PTPX 读入门级仿真写出的 VCD 文件。门级仿真的速度非常慢,所以关注了一下和速度相关的 TimeScale 的东西。

12310
icsoc

【011】Verilog Task Concurrent Activation

最近做一个模块级的仿真,需要在两个过程中反复调用同一个Task。这种场景还是比较常见的,比如一个过程作为普通的配置过程,一个作为中断服务过程,这个Task可以是...

9320
icsoc

当我们做后仿时我们究竟在仿些什么(补充)

自从上次关于后仿的文章发布以后,又陆续收集到了一些关于后仿的其它小技巧。这次整理出来作为前文的补充,希望对大家有所帮助。文中提到的仿真器默认是VCS.

9710

扫码关注云+社区

领取腾讯云代金券