腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
科学计算
专栏成员
举报
178
文章
226446
阅读量
33
订阅数
订阅专栏
申请加入专栏
全部文章（178）
fpga（41）
编程算法（33）
python（27）
matlab（16）
tcp/ip（10）
设计（9）
set（8）
工具（8）
芯片（8）
性能（8）
ide（7）
clock（7）
timing（7）
数据（7）
单片机（6）
开源（6）
image（6）
input（6）
tcl（6）
xilinx（6）
深度学习（5）
高性能计算（5）
缓存（5）
工程师（5）
架构（5）
连接（5）
c++（4）
windows（4）
delay（4）
implementation（4）
report（4）
管理（4）
调试（4）
异步（4）
优化（4）
javascript（3）
jquery（3）
sql（3）
git（3）
github（3）
error（3）
lock（3）
path（3）
route（3）
time（3）
教程（3）
接口（3）
开发（3）
路由（3）
模型（3）
软件（3）
负载均衡（2）
机器学习（2）
java（2）
node.js（2）
硬件开发（2）
打包（2）
文件存储（2）
腾讯云测试服务（2）
图像处理（2）
容器（2）
numpy（2）
线性回归（2）
markdown（2）
数据分析（2）
jupyter notebook（2）
bit（2）
build（2）
db（2）
fft（2）
hardware（2）
ip（2）
julia（2）
port（2）
post（2）
project（2）
spi（2）
wizard（2）
布局（2）
函数（2）
算法（2）
同步（2）
网络（2）
语法（2）
维纳斯（1）
腾讯云学堂（1）
NLP 服务（1）
自动驾驶（1）
c 语言（1）
css（1）
html（1）
arm（1）
makefile（1）
数据库（1）
access（1）
api（1）
linux（1）
spring（1）
神经网络（1）
访问管理（1）
网站（1）
金融（1）
http（1）
存储（1）
shell（1）
网络安全（1）
ssh（1）
gui（1）
决策树（1）
https（1）
腾讯云开发者社区（1）
unicode（1）
迁移（1）
云课堂（1）
汽车（1）
add（1）
block（1）
cell（1）
component（1）
core（1）
data（1）
debug（1）
default（1）
dump（1）
edit（1）
filter（1）
for循环（1）
fs（1）
func（1）
gpu（1）
hierarchy（1）
intel（1）
io（1）
label（1）
local（1）
logic（1）
mapping（1）
mean（1）
minimum（1）
module（1）
output（1）
parameters（1）
plot（1）
ps（1）
ram（1）
reduce（1）
router（1）
save（1）
size（1）
slack（1）
slice（1）
store（1）
sudo（1）
sum（1）
task（1）
templates（1）
tools（1）
txt（1）
verilog（1）
window（1）
x86（1）
zero（1）
百度（1）
闭包（1）
笔记（1）
编辑器（1）
变量（1）
部署（1）
定时器（1）
动画（1）
公众号（1）
基础（1）
解决方案（1）
科技（1）
量化（1）
论文（1）
面试（1）
前端（1）
视频（1）
数据采集（1）
树形结构（1）
特效（1）
推荐算法（1）
系统（1）
研发（1）
硬件（1）
源码（1）
原型（1）
装饰器（1）
搜索文章
搜索
搜索
关闭
代码开源！用Versal FPGA加速矩阵乘法
设计
数据
开源
fpga
架构
该论文主要围绕着深度学习应用对密集矩阵乘法（Matrix Multiply, MM）的大量需求展开。随着深度学习模型的复杂度不断增加，对计算资源的需求也日益增长，这促使了异构架构的兴起，这类架构结合了FPGA（现场可编程门阵列）和专用ASIC（专用集成电路）加速器，旨在应对高计算需求。
猫叔Rex
2024-07-20
40
0
Xilinx SSI白皮书
芯片
xilinx
架构
连接
设计
本篇文章参考自Xilinx的白皮书《Xilinx Stacked Silicon Interconnect Technology Delivers Breakthrough FPGA Capacity, Bandwidth, and Power Efficiency》 导言
猫叔Rex
2024-06-24
102
0
Vivado中的时序分析的两个常用指令
gui
report
timing
设计
综合后，执行report_qor_assessment，该命令可对设计进行整体的评估，并给出一个分数，以表征时序收敛问题的严重程度
猫叔Rex
2024-05-31
115
0
日薄西山的Intel x86架构
芯片
性能
intel
x86
架构
在过去几十年的个人PC和服务器端，Intel的x86架构占据了绝大多数的市场份额。然而随着ARM的崛起，已经逐渐在PC和服务端对x86架构发起了挑战，越来越多的大厂也加入到了ARM阵营。
猫叔Rex
2024-05-21
123
0
vcs+verdi仿真Verilog代码
dump
input
module
verilog
我们以一个简单的加法器为例，来看下如何用vcs+verdi仿真Verilog文件并查看波形。
猫叔Rex
2024-05-21
190
0
FPGA论文系列--Can FPGAs Beat GPUs in Accelerating DNN？
性能
fpga
论文
模型
算法
今天我们讨论的是一篇2017年2月份由Intel发表的论文，在文章结尾，我们会总从当前这个时间点来回看一下这篇论文的观点。
猫叔Rex
2024-05-13
138
0
FPGA问答系列--Block RAM的资源如何计算？
ram
工程师
工具
fpga
block
前言：本文章为FPGA问答系列，我们会定期整理FPGA交流群（包括其他FPGA博主的群）里面有价值的问题，并汇总成文章，一方面是希望能帮到不经常看群消息的小伙伴，另一方面也算是我们的技术积累。
猫叔Rex
2024-05-13
178
0
Linux蛋疼笔记之无法安装软件
笔记
软件
linux
error
sudo
img_v3_02ag_afcef325-af6a-4905-9ec5-b32cbc526e4g
猫叔Rex
2024-05-03
109
0
芯片开发最常用的Makefile语法和功能
芯片
语法
makefile
变量
开发
在软件或者芯片的开发中，一般都会用到Makefile，它是一个文本文件，其中包含有关如何编译和链接程序的指令。Makefile 由 make 工具使用，make 工具是一个自动化构建工具，可以根据 Makefile 中的指令自动执行编译和链接过程。
猫叔Rex
2024-05-03
95
0
XCVU9P低价出售
芯片
性能
图像处理
高性能计算
管理
猫叔Rex
2024-04-26
80
0
FPGA问答系列--coe文件会自动更新吗？
ip
logic
工具
优化
fpga
前言：本文章为FPGA问答系列，我们会定期整理FPGA交流群（包括其他FPGA博主的群）里面有价值的问题，并汇总成文章，一方面是希望能帮到不经常看群消息的小伙伴，另一方面也算是我们的技术积累。
猫叔Rex
2024-04-26
94
0
GPU可以加速芯片设计的Implementaion吗？
gpu
布局
科技
设计
芯片
在数字设计的Implementation过程中，从RTL到GDSII的每一步都是高度计算密集型的。在SoC层面，为了最小化互连的延迟，我们需要评估数百个partition的各种布局方案。一旦确定了布局方案，接下来就是进行每个partition内的其余步骤，以实现全芯片的implementation和signoff。由于每一步的计算需求已经很高，并且还要乘以partition的数量，这就引发了一个问题：传统用于数字设计的CPU是否已经达到了容量极限？GPU是否能够满足计算需求？
猫叔Rex
2024-04-19
158
0
安装过程需要277GB的Vivado各个模块分别需要多大空间
部署
工具
软件
调试
硬件
Vivado真的是太庞大了，现在一个安装包都要90GB的大小，安装过程甚至需要277GB的空间。真是应了那句话了：硬件但凡有一点升级，都会被软件立马吃掉。
猫叔Rex
2024-04-19
618
0
Tesla Robotaxi, What Just Happened?
模型
推荐算法
研发
自动驾驶
汽车
看到这个消息，感觉非常振奋，毕竟特斯拉走的纯视觉的自动驾驶方案，如果能发布Robotaxi，说明特斯拉的自动驾驶技术已经比较成熟了。
猫叔Rex
2024-04-12
83
0
FPGA时序优化之Reduce MUXF Mapping
优化
fpga
mapping
reduce
路由
在介绍Reduce MUXF Mapping，我们需要知道什么是MUXF，这就得从UltraScale的CLB说起。
猫叔Rex
2024-04-12
98
0
突破FPGA网络极限！为智能网卡（SmartNIC）提供400 GbE速度和PCIe Gen 5.0功能
fpga
解决方案
网络
芯片
性能
加利福尼亚州圣何塞，2023年6月——高性能FPGA芯片和嵌入式FPGA硅知识产权（eFPGA IP）领域的领导性企业Achronix半导体公司日前宣布：Achronix网络基础架构代码（ANIC）现已包括400 GbE的连接速度。ANIC是一套灵活的FPGA IP模块，专为提升高性能网络传输速度而进行了优化，可用于Speedster®7t FPGA芯片和基于该芯片的VectorPath®加速卡。Achronix的FPGA产品和IP网络解决方案为要求最苛刻的应用提供最高的性能。
猫叔Rex
2024-04-12
158
0
中高端FPGA如何选择
优化
fpga
接口
开发
设计
随着国产FPGA的崛起，中低端产品中，很多国产FPGA都是不错的选择，性价比很高。高端FPGA中，往往还是以AMD和Intel为主，但最近这几年，Achronix公司的FPGA异军突起，在高端FPGA市场，给AMD和Intel造成了很大的挑战。在Intel的一份报告中，已经将Achronix当作一个强劲的竞争对手。今天我们就来看下，Achronix的FPGA有哪方面的优势？为什么能挑战AMD和Intel在高端FPGA的地位？
猫叔Rex
2024-03-20
143
0
FPGA中降低时钟skew的几种方法
优化
fpga
设计
同步
性能
在时序报告中，会显示出clock path skew，如果时钟偏移超过0.5ns，就需要额外关注了。
猫叔Rex
2024-03-20
146
0
UltraScale系列在时钟架构上的升级
fpga
架构
连接
路由
网络
UltraScale架构的设备在时钟架构上有显著的创新，全局时钟缓冲器和局部时钟缓冲器之间的差异很小。因此，7系列的区域时钟缓冲器已被新的时钟缓冲器取代，这些新的时钟缓冲器具有更广泛的全局覆盖范围，同时自动利用局部时钟缓冲器进行时钟的局部分配。CMT模块由一个MMCM和两个PLL组成。MMCM与7系列家族非常相似，而PLL则为I/O PHY时钟提供了新特性，但在时钟设备其他部分的功能和连接性方面有所减少。
猫叔Rex
2024-03-20
131
0
UVM手把手教程系列（二）Phase机制介绍
post
教程
迁移
build
component
UVM中的phase，按照其是否消耗仿真时间（$time打印出的时间）的特性，可以分成两大类，一类是function phase，如 build_phase、connect_phase等，这些phase都不耗费仿真时间，通过函数来实现；另外一类是task phase，如run_phase等，它们耗费 仿真时间，通过任务来实现。给DUT施加激励、监测DUT的输出都是在这些phase中完成的。在下图中，灰色背景所示的是task phase，其他为function phase。
猫叔Rex
2024-03-02
272
0
点击加载更多
社区活动
【纪录片】中国数据库前世今生
穿越半个世纪，探寻中国数据库50年的发展历程
立即查看
Python精品学习库
代码在线跑，知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客，速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档
