首页
学习
活动
专区
工具
TVP
发布

科学计算

专栏成员
180
文章
241903
阅读量
34
订阅数
FPGA中的DSP-Packing: 提高算法性能/功耗和效率
今天来看这篇论文:论文讨论了一种方法来更有效地利用现代FPGA中集成的数字信号处理器(DSP)资源。具体来说,该方法专注于如何在单个DSP块中进行低精度算术运算的打包,以提高计算密集型算法的性能、功耗和面积效率。
猫叔Rex
2024-07-31
1830
同样型号的FPGA,封装不同,价格却相差几倍?
RFSOC以其高集成度的优势已经使用的越来越广了,无论是军工领域,还是民用的UWB,可以说只要是无线通信领域,都可以看到越来越多的RFSOC。
猫叔Rex
2024-07-30
1190
代码开源!用Versal FPGA加速矩阵乘法
该论文主要围绕着深度学习应用对密集矩阵乘法(Matrix Multiply, MM)的大量需求展开。随着深度学习模型的复杂度不断增加,对计算资源的需求也日益增长,这促使了异构架构的兴起,这类架构结合了FPGA(现场可编程门阵列)和专用ASIC(专用集成电路)加速器,旨在应对高计算需求。
猫叔Rex
2024-07-20
1300
Xilinx SSI白皮书
本篇文章参考自Xilinx的白皮书《Xilinx Stacked Silicon Interconnect Technology Delivers Breakthrough FPGA Capacity, Bandwidth, and Power Efficiency》 导言
猫叔Rex
2024-06-24
1330
Vivado中的时序分析的两个常用指令
综合后,执行report_qor_assessment,该命令可对设计进行整体的评估,并给出一个分数,以表征时序收敛问题的严重程度
猫叔Rex
2024-05-31
1500
日薄西山的Intel x86架构
在过去几十年的个人PC和服务器端,Intel的x86架构占据了绝大多数的市场份额。然而随着ARM的崛起,已经逐渐在PC和服务端对x86架构发起了挑战,越来越多的大厂也加入到了ARM阵营。
猫叔Rex
2024-05-21
2080
vcs+verdi仿真Verilog代码
我们以一个简单的加法器为例,来看下如何用vcs+verdi仿真Verilog文件并查看波形。
猫叔Rex
2024-05-21
3120
FPGA论文系列--Can FPGAs Beat GPUs in Accelerating DNN?
今天我们讨论的是一篇2017年2月份由Intel发表的论文,在文章结尾,我们会总从当前这个时间点来回看一下这篇论文的观点。
猫叔Rex
2024-05-13
1690
FPGA问答系列--Block RAM的资源如何计算?
前言:本文章为FPGA问答系列,我们会定期整理FPGA交流群(包括其他FPGA博主的群)里面有价值的问题,并汇总成文章,一方面是希望能帮到不经常看群消息的小伙伴,另一方面也算是我们的技术积累。
猫叔Rex
2024-05-13
3190
Linux蛋疼笔记之无法安装软件
img_v3_02ag_afcef325-af6a-4905-9ec5-b32cbc526e4g
猫叔Rex
2024-05-03
1290
芯片开发最常用的Makefile语法和功能
在软件或者芯片的开发中,一般都会用到Makefile,它是一个文本文件,其中包含有关如何编译和链接程序的指令。Makefile 由 make 工具使用,make 工具是一个自动化构建工具,可以根据 Makefile 中的指令自动执行编译和链接过程。
猫叔Rex
2024-05-03
1470
XCVU9P低价出售
猫叔Rex
2024-04-26
1130
FPGA问答系列--coe文件会自动更新吗?
前言:本文章为FPGA问答系列,我们会定期整理FPGA交流群(包括其他FPGA博主的群)里面有价值的问题,并汇总成文章,一方面是希望能帮到不经常看群消息的小伙伴,另一方面也算是我们的技术积累。
猫叔Rex
2024-04-26
1260
GPU可以加速芯片设计的Implementaion吗?
在数字设计的Implementation过程中,从RTL到GDSII的每一步都是高度计算密集型的。在SoC层面,为了最小化互连的延迟,我们需要评估数百个partition的各种布局方案。一旦确定了布局方案,接下来就是进行每个partition内的其余步骤,以实现全芯片的implementation和signoff。由于每一步的计算需求已经很高,并且还要乘以partition的数量,这就引发了一个问题:传统用于数字设计的CPU是否已经达到了容量极限?GPU是否能够满足计算需求?
猫叔Rex
2024-04-19
1810
安装过程需要277GB的Vivado各个模块分别需要多大空间
Vivado真的是太庞大了,现在一个安装包都要90GB的大小,安装过程甚至需要277GB的空间。真是应了那句话了:硬件但凡有一点升级,都会被软件立马吃掉。
猫叔Rex
2024-04-19
9550
Tesla Robotaxi, What Just Happened?
看到这个消息,感觉非常振奋,毕竟特斯拉走的纯视觉的自动驾驶方案,如果能发布Robotaxi,说明特斯拉的自动驾驶技术已经比较成熟了。
猫叔Rex
2024-04-12
870
FPGA时序优化之Reduce MUXF Mapping
在介绍Reduce MUXF Mapping,我们需要知道什么是MUXF,这就得从UltraScale的CLB说起。
猫叔Rex
2024-04-12
1460
突破FPGA网络极限!为智能网卡(SmartNIC)提供400 GbE速度和PCIe Gen 5.0功能
加利福尼亚州圣何塞,2023年6月——高性能FPGA芯片和嵌入式FPGA硅知识产权(eFPGA IP)领域的领导性企业Achronix半导体公司日前宣布:Achronix网络基础架构代码(ANIC)现已包括400 GbE的连接速度。ANIC是一套灵活的FPGA IP模块,专为提升高性能网络传输速度而进行了优化,可用于Speedster®7t FPGA芯片和基于该芯片的VectorPath®加速卡。Achronix的FPGA产品和IP网络解决方案为要求最苛刻的应用提供最高的性能。
猫叔Rex
2024-04-12
1950
中高端FPGA如何选择
随着国产FPGA的崛起,中低端产品中,很多国产FPGA都是不错的选择,性价比很高。高端FPGA中,往往还是以AMD和Intel为主,但最近这几年,Achronix公司的FPGA异军突起,在高端FPGA市场,给AMD和Intel造成了很大的挑战。在Intel的一份报告中,已经将Achronix当作一个强劲的竞争对手。今天我们就来看下,Achronix的FPGA有哪方面的优势?为什么能挑战AMD和Intel在高端FPGA的地位?
猫叔Rex
2024-03-20
1610
FPGA中降低时钟skew的几种方法
在时序报告中,会显示出clock path skew,如果时钟偏移超过0.5ns,就需要额外关注了。
猫叔Rex
2024-03-20
2100
点击加载更多
社区活动
【纪录片】中国数据库前世今生
穿越半个世纪,探寻中国数据库50年的发展历程
Python精品学习库
代码在线跑,知识轻松学
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档