用户7494468的专栏

43 篇文章
11 人订阅

全部文章

Reborn Lee

FPGA设计心得(12)如何正确使用 in_system_ibert ?

对应的IP端口处也会出现相应的端口,例如上图选择了2个Quad,也就是8个通道的串行收发器,那么对应的drp接口就有8个。

6720
Reborn Lee

FPGA设计心得(11)关于FIFO IP核使用的一点注意事项

FIFO?还是FIFO IP核?这也需要写总结吗?太容易了吧。如果我是一个正在处于面试找工作中的年轻人,肯定关注的是如何手撕FIFO,这也是当时校招时候干过的事...

9630
Reborn Lee

PCIe例程理解(一)用户逻辑模块(接收)仿真分析

本文从例子程序细节上(语法层面)去理解PCIe对于事物层数据的接收及解析。参考数据手册:PG054;例子程序有Vivado生成;

10220
Reborn Lee

FPGA设计心得(10)关于行为仿真的一点观点

事实上,上面三点说的是针对一种情况,我们举一个简单的例子说明。我们的设计文件,很简单,就是一个检测上升沿的程序:

6630
Reborn Lee

Verilog初级教程(22)赋值间延迟语句与赋值内延迟语句

赋值间延迟语句在赋值运算符的LHS上有延迟值。这表示语句本身在延迟到期后执行,是最常用的延迟控制形式。

7920
Reborn Lee

简易数字频率计(verilog HDL设计)(2020维护版本)

这篇博客大概是2017年写的,目前已经是2020年8月不到,今天维护了一下但是并未保存,很受伤,不得不重新在维护一次。

10520
Reborn Lee

Verilog设计实例(7)基于Verilog的数字电子钟设计

前段时间,有几个小伙伴向我请教数字电子钟设计的问题,这个问题我在之前的BCD计数器以及数码管显示问题中已经分开谈过了,既然大家还有需求,不妨在这里集中总结一下!

10930
Reborn Lee

FPGA基础知识极简教程(7)详解亚稳态与跨时钟域传输

这篇文章主要是对过去对于亚稳态以及跨时钟域传输问题的一次总结,作为这个系列博文的一次梳理吧。注:微信公众号也会更新,欢迎大家关注,我有了新文章会通过微信公众号推...

10720
Reborn Lee

FPGA/ASIC初学者应该学习Verilog还是VHDL?

对于FPGA或者ASIC的初学者来说,选择哪种语言貌似应该根据自身的需求而定,例如实验室项目需要使用哪种语言,或者实验室师兄师姐使用了哪种语言,或者导师推荐你学...

10020
Reborn Lee

FPGA基础知识极简教程(6)UART通信与移位寄存器的应用

相关博文1单独介绍了各种类型的移位寄存器,其中就包括串行输入并行输出移位寄存器(SIPO)以及并行输入串行输出移位寄存器 (PISO)。移位寄存器有如下功能:

7720
Reborn Lee

FPGA基础知识极简教程(4)从FIFO设计讲起之异步FIFO篇

一开始是想既然是极简教程,就应该只给出FIFO的概念,没想到还是给出了同步以及异步FIFO的设计,要不然总感觉内容不完整,也好,自己设计的FIFO模块不用去担心...

11720
Reborn Lee

FPGA基础知识极简教程(3)从FIFO设计讲起之同步FIFO篇

缩写FIFO代表 First In First Out。FIFO在FPGA和ASIC设计中无处不在,它们是基本的构建模块之一。而且它们非常方便!FIFO可用于以...

12520
Reborn Lee

FPGA/ASIC笔试面试题集锦(1)知识点高频复现练习题

本文其实就是整合了一下去年秋招时总结的笔试题或者各大平台的练习题,只不过去年由于边笔试面试边总结,比较粗糙,这里再次整理润色一下,前人栽树,方便后人乘凉!注:个...

16130
Reborn Lee

FPGA基础知识极简教程(2)抛却软件思维去设计硬件电路

学过一门或多门软件语言的数字设计初学者经常会犯一些错误 ,例如硬件语言的并发性,可综合以及不可综合语句区分,循环语句的使用等等。本文的建议将带你区别并扫除这些易...

11630
Reborn Lee

FPGA基础知识极简教程(1)从布尔代数到触发器

从初学者对数字设计的疑问?到什么是FPGA?什么是ASIC?再到布尔代数如何在FPGA内部实现?最后到数字设计的核心元件触发器?本文将从简洁的角度带你认识这些数...

8220
Reborn Lee

Verilog设计实例(6)详解移位寄存器

在数字电子产品中,移位寄存器是级联的触发器,其中一个触发器的输出引脚q连接到下一个触发器的数据输入引脚(d)。 因为所有触发器都在同一时钟上工作,所以存储在移位...

16120
Reborn Lee

Verilog设计实例(5)详解全类别加法器(二)

超前加法器由许多级联在一起的全加法器组成。 它仅通过简单的逻辑门就可以将两个二进制数相加。 下图显示了连接在一起以产生4位超前进位加法器的4个全加器。 超前进位...

7320
Reborn Lee

Verilog设计实例(4)详解全类别加法器(一)

本文详细地总结了一系列的加法器,包括半加器、全加器、等波纹进位加法器,虽然FPGA设计工程师不会设计这些东西作为模块来使用,因为综合工具足够智能,能够识别数据相...

20150
Reborn Lee

详解ASIC设计流程

参考资料[1]博客首页[2]还记得去年应届生秋招,出身于FPGA的同学大多数都去找了IC前端设计的工作,由于都是逻辑设计,都是相通的,倒是没有什么问题,但对于I...

14620
Reborn Lee

FPGA设计心得(9)基于DDS IP核的任意波形发生器设计

数据手册[1]博客首页[2]花了几个小时写了这篇博客,不得不说的是了解的还是皮毛而已,但尽力写的详细点,这比较适合新手,老手可以忽略繁琐的部分。注:学习交流使用...

10720

扫码关注云+社区

领取腾讯云代金券