腾讯云开发者社区-腾讯云

开发者社区

文档建议反馈控制台

最新优惠活动

文章/答案/技术大牛

发布

FPGA探索者

专栏作者

79

文章

201576

阅读量

44

订阅数

还有应届兄弟不关注五险一金？来看看五险一金的缴纳和使用，八险三金又是啥？

很多同学比较薪资的时候只看开出的月薪或者年包，没怎么关注过五险一金之类的内容，今天【FPGA探索者】给大家分享一下五险一金、缴纳比例等相关内容。

2023-01-30

2.2K0

如何计算个税与实发薪资？公积金是较好的避税方式

如何计算个税与实发薪资，今天【FPGA探索者】给大家分享一下，工资扣税计算，大概计算方法，如有错误请谅解，差距不大。

2023-01-30

9810

【收藏】FPGA数字IC刷题58个Verilog代码及讲解（状态机、跨时钟、同步/异步FIFO、DMUX、奇数/小数分频）

牛客 Verilog 刷题入门篇1~24 + 进阶篇1~34 题解代码，所有代码均能通过测试，配合视频讲解效果更佳。本文给出代码，部分题目给出必要说明。很多题目本身出题有些问题，着重理解题目，没必要钻牛角尖。

2022-11-01

1.6K0

题解 | Verilog刷题解析【10】function和task的使用、相关笔试题

Verilog中的函数与任务（function和task），笔试中经常会遇到选择题或者简答题，对比两者的一些特性。

2022-10-05

5580

工科生的浪漫521——Verilog任意字符显示、TestBench仿真、verilog波形祝福

verilog仿真时，输出多位位宽的数据，通过不同时刻的高电平数据来构成字的形状。

2022-10-05

1.1K0

笔试 | 【旧文重发】异步复位同步释放、异步复位和同步复位区别【FPGA探索者】

Get Smart About Reset: Think Local, Not Global

2022-05-26

1.1K0

笔试 | 同步FIFO设计详解及代码分享（这一篇就足够~）

FPGA/数字IC笔试面试，无线通信物理层及数字信号处理，Verilog和Vivado HLS高层次综合技术。

2022-05-26

3K1

笔试 | 时钟抖动和偏移clock jitter 和 clock skew？CTS 时钟树综合对 uncertainty 的影响

buffer clock lock post tree

2. 在 pre-CTS 的时序约束中，setup 和 hold 的 clock uncertainty 分别由什么组成。

2022-05-26

2.8K0

笔试 | Verilog分频器代码——50%占空比奇数分频、0.5型小数分频

简单，只是注意时钟翻转的条件是(N/2)还是(N/2)-1，非阻塞赋值在下一个时钟才会更新值。

2022-05-26

1.7K0

《亚稳态两级同步器方案详解》存在笔误，勘正

文中所述的两级同步器，都是针对的单bit脉冲慢时钟到快时钟的同步，有3处提及到快时钟到慢时钟的地方，均改成慢时钟到快时钟。

2022-05-26

3300

题解 | Verilog刷题解析及对应笔试面试注意点【6-9】（涉及==和===、for展开问题等）

目的：不仅仅是解题，更多的是想从真实的FPGA和数字IC实习秋招和实际工程应用角度，解读一些【笔试面试】所注意的知识点，做了一些扩展。

2022-05-26

8810

题解 | Verilog刷题解析及对应笔试面试注意点【1-5】（涉及复位、有符号数问题等）

目的：不仅仅是解题，更多的是想从真实的FPGA和数字IC实习秋招和实际工程应用角度，解读一些【笔试面试】所注意的知识点，做了一些扩展。

2022-05-26

5750

vivo数字IC设计/芯片设计笔试题解析（1）

bit fifo fork verilog

（1）4位二进制表示负数，最高位是符号位，负数的最高位是1，非负数的的最高位为0；

2022-04-04

2K0

笔试 | 1bit的半加器、全加器实现

什么是半加器，什么是全加器，请用Verilog分别实现1位半加器和1位全加器，并写TestBench仿真文件，给出WORD或PDF版本的报告，包括但不限于文字说明、代码、仿真测试图等。

2022-04-04

1.7K0

数字IC笔试题（9）——代码覆盖率、功能覆盖率

uml 腾讯云测试服务

2. 代码覆盖率、条件覆盖率和状态机覆盖率均达到 100%，可以认为设计没有问题。

2021-10-25

1.4K0

数字IC笔试题（7）——UVM验证平台【System Verilog面向对象】【OOP封装继承多态】

面向对象编程

A．验证平台使用checker检测DUT的行为，只有知道DUT的输入输出信号变化之后，才能根据这些信号变化来判定DUT的行为是否正确；

2021-10-25

1.1K0

数字IC笔试题（6）——C语言有符号数和无符号数【原码、反码、补码】【格式转换】

unsigned char a = -1, char b = 44, int c =a+b

2021-10-25

1.2K0

数字IC笔试题（5）——静态时序分析【hold time裕量计算】【时序违例计算】

单片机数据库一体机 TData

下面的电路中，flip-flop 2 的 hold time margin 是多少 ns？

2021-10-25

2K0

数字IC笔试题（10）——System Verilog的class类相关问题

new 函数中并没有把传入的 addr 值赋值给对象，所以不管 new 传入多少，都是打印的 bit [31:0] addr 的默认值，此处没有赋值，打印 0；

2021-10-25

1.1K0

数字IC笔试题（4）——资源和速度【关键路径】【timing时序】【位宽扩展】

下面 2 幅图分别为图一和图二，都调用了乘法器和加法器，其中 IN，S1，S2，S3 的位宽都为 8 bit，FF 为触发器，请问下面的选项哪个或哪些是正确的？

2021-10-13

7120

点击加载更多

社区活动

腾讯技术创作狂欢月

“码”上创作 21 天，分 10000 元奖品池！

Python精品学习库

代码在线跑，知识轻松学

博客搬家 | 分享价值百万资源包

自行/邀约他人一键搬运博客，速成社区影响力并领取好礼

技术创作特训营·精选知识专栏

往期视频·千货材料·成员作品最新动态