腾讯云
开发者社区
文档
建议反馈
控制台
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
Xilinx
专栏成员
举报
5
文章
3282
阅读量
6
订阅数
订阅专栏
申请加入专栏
全部文章(5)
fpga(3)
腾讯云测试服务(2)
搜索文章
搜索
搜索
关闭
HDLbits Exams/ece241 2013 q4
fpga
fr1 fr2 fr3 输出完全由输入决定,和状态机其实没关系。dfr 需要判断一下。module top_module ( input clk, input reset, input [3:1] s, output fr3, output fr2, output fr1, output dfr); reg [2:0] state; reg [2:0] next; reg ndfr; always@(*)begin i
Player
2022-07-24
264
0
HDLbits Conwaylife
fpga
这道题好像没有什么巧妙的办法,只有用for循环module top_module( input clk, input load, input [255:0] data, output [255:0] q ); integer i,j; integer m,n; integer x,y; // 18 * 18 reg [304:-19] bq; // 16 * 16 -> 18 * 18 always@(*) begin
Player
2022-07-24
240
0
HDLBits Count Clock
fpga
module top_module( input clk, input reset, input ena, output pm, output [7:0] hh, output [7:0] mm, output [7:0] ss); wire em; wire eh; assign em = (ss == 8'h59) & ena; assign eh = (ss == 8'h59) & (mm == 8'h59) & ena;
Player
2022-07-17
709
0
Xilinx ZYNQ Ultrascale+ 性能测试之 VCU 超频 (续)
腾讯云测试服务
编码核心频率 900MHZ,MCU 频率 600MHZ 使用静态图片测试,结果如下:
Player
2022-06-25
893
0
Xilinx ZYNQ Ultrascale+ 性能测试之 VCU 超频
腾讯云测试服务
按照这个型号,在BlockDesign中,VCU最多设置到主频 667MHZ,对应 3840 * 2160@60fps 4:2:2 10bit
Player
2022-01-12
1.2K
0
没有更多了
社区活动
【纪录片】中国数据库前世今生
穿越半个世纪,探寻中国数据库50年的发展历程
立即查看
Python精品学习库
代码在线跑,知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档