文档建议反馈控制台
首页
学习
活动
专区
圈层
工具
MCP广场
文章/答案/技术大牛
发布

英特尔先进封装：助力AI芯片高效集成的技术力量

在AI发展的浪潮中，一项技术正在从“幕后”走向“台前”，也就是半导体先进封装（advanced packaging）。...左上：FCBGA 2D、右上：EMIB 2.5D、左下：Foveros 2.5D & 3D、右下：EMIB 3.5D FCBGA 2D是传统的有机FCBGA（倒装芯片球栅格阵列）封装，适用于成本敏感、I...EMIB 3.5D则在此基础上引入了3D堆叠技术，芯片可以垂直堆叠在有源或无源的基板上，再通过EMIB技术连接，增加了堆叠的灵活性，能够根据IP的特性选择垂直或水平堆叠，同时避免使用大型的中介层。...同时，基板的尺寸与集成电路面板的格式相匹配，采用EMIB能够在单个封装中集成更多芯片，从而容纳更多的工作负载。 第五，供应链与产能。...英特尔在AI时代的先进封装技术领域不断创新，将继续引领和推动行业发展，为全球半导体产业注入新的活力。

19810

3D集成的平民化路径：基于芯片级减薄、后通孔TSV与Meta bonding的低成本原型方案

Nakano的研究首次系统探讨了3D集成的两种路径：单片堆叠与2D芯片堆叠。...二、芯片级3D集成的核心工艺 1. 后通孔/背面通孔TSV形成       TSV工艺分为先通孔（Via-First）、中通孔（Via-Middle）与后通孔（Via-Last）。...三、应用案例与技术验证 1. 3D生物医学芯片 ◆ 视网膜假体芯片：通过TSV堆叠光电二极管与刺激电路芯片，实现光信号到电信号的直接转换。该设计较传统2D方案分辨率提升3倍，功耗降低50%。...显示与光学集成 ◆ µLED阵列堆叠：采用SAP键合技术，在3D-IC上集成0.1mm×0.1mm的µLED单元，通过室温电镀实现Cu与电极的直接连接，避免高温损伤脆弱的LED结构。...【结论】       本研究提出的芯片级3D-IC快速原型制造技术通过Meta键合与重构晶圆键合，突破了传统3D集成的成本与技术壁垒，为学术界与产业界提供了从2D设计到3D验证的完整解决方案。

54310
    • 您找到你想要的搜索结果了吗？
    是的
    没有找到

    CMU阵列：3D打印实现对大规模高密度电极阵列定制化

    这种3D纳米颗粒打印方法可以构建出微电极阵列上突出的电极，从而实现整个组织体的记录和2D信号路线，以将信号传输到连接器。...图1 打印过程示例；形成3D结构的过程包括将含有金属纳米颗粒的液滴堆叠在彼此的顶部，从而形成高纵横比的柄。溶剂加热蒸发可以使液滴在接近基底时迅速凝固。...坚固的结构使长而窄的柄（纵横比在50：1或更高）能够被瞄准到感兴趣的区域。用于记录数据的32通道设备由突出柄阵列和从单个柄到焊接到Omnetics连接器焊盘的路径组成。...该团队开发了一种多层、多材料的打印方法，实现将电信号布线到适当的记录设备。 图3 高密度探针的电子布线；首先，将导电银层打印在氧化铝基板(L0)上，并在烤箱中烧结。...3D打印探针可以在体内以高信噪比捕捉电生理信号 为了测试该3D打印阵列在活体的表现，该团队将探针插入麻醉小鼠的感觉运动皮层中。

    1.3K10

    英特尔展示全新3D封装技术，互连密度提升10倍！还有3个原子厚的2D新材料！

    在IEDM 2022，英特尔的组件研究团队展示了其在三个关键领域的创新进展，以实现摩尔定律的延续：新的3D混合键合（hybrid bonding）封装技术，无缝集成芯粒；超薄2D材料，可在单个芯片上集成更多晶体管...英特尔展示了将摩尔定律推进到在单个封装中集成一万亿个晶体管的关键步骤，包括可将互联密度再提升10倍的先进封装技术，实现了准单片（quasi-monolithic）芯片。...英特尔通过下一代3D封装技术实现准单片芯片： 与IEDM 2021上公布的成果相比，英特尔在IEDM 2022上展示的最新混合键合研究将功率密度和性能又提升了10倍。...英特尔探索通过超薄“2D”材料，在单个芯片上集成更多晶体管： 英特尔展示了一种全环绕栅极堆叠式纳米片结构，使用了厚度仅3个原子的2D通道材料，同时在室温下实现了近似理想的低漏电流双栅极结构晶体管开关。...然而，超越RibbonFET将需要进一步的创新，而这项2D材料研究符合潜在创新要求。

    1.1K20

    从2D到3D：无类别方法在单目3D目标检测中的应用与评估 ！

    在这项工作中，作者首次研究了开放词汇单目3D目标检测，这是一个新任务，旨在从单个RGB图像中检测和定位3D空间中的物体，而不受限于预定义的类别集合。...为应对这些挑战，近期的一项研究专注于开放词汇2D目标检测（图1b），以识别出固定类别之外的物体。另一项研究探索了单目3D检测任务（图1c），将检测能力从2D扩展到3D空间。...提出的OVMono3D-LIFT有效地将2D识别和定位任务与3D空间估计任务解耦，相比其他基准方法实现了优越的性能。...使用相机内参矩阵将中的像素投影到3D空间，形成点云。在这里，和表示图像中的像素坐标，每个3D点被计算为： 为了估计3D边界框参数 ，主成分分析（PCA）确定 的方向 ，维度 和质心 。...相比之下，OVMono3D-LIFT 有效地利用了 2D 数据驱动的先验知识，包括 OV 2D 检测器和自监督 2D 特征，通过将 OVMono3D 任务分解为 OV 2D 检测和 2D 到 3D 解投影

    1K00

    长存被制裁一年后，三星、SK海力士宣布3D NAND将迈入300层！

    根据最新曝光的资料显示，三星的超300层堆叠的第9代V-NAND将会沿用上一代的双deck架构。也就是说，三星的超300层3D NAND Flash将通过将两个150 层堆叠的deck堆叠在一起制成。...转向CBA架构 过去传统的NAND Flash制造是只使用一块晶圆，NAND 阵列和CMOS电路的集成要么是将CMOS电路放置在单元阵列旁边（CMOS Next Array 或 CAN），要么将CMOS...大多数 NAND 供应商在其最初的 3D NAND 工艺中实施 CAN 方法，然后在后续工艺中迁移到 CUA。...仅美光和英特尔 (Solidigm) 在 32 层 3D NAND 路线图之初就实施了 CUA。随着3D NAND技术堆叠到128层甚至更高，外围CMOS电路所占据的芯片面积或将达到50%以上。...△图片来源：YMTC CBA 架构则是通过将两块独立的晶圆分别制造NAND阵列和外围CMOS逻辑电路，然后将CMOS逻辑电路堆叠在NAND阵列之上，二者之间的垂直连接则需要相应的键合技术来实现，形成间距为

    94120

    BBCube 3D：使用WoWCoW进行3D-DRAM封装

    按：在3D-DRAM 封装领域，东京工业大学提出一种新的封装技术-BBCube，能够更有效地提高DRAM带宽且降低能耗。...BBCube 3D结构通过堆叠xPU、缓存芯片、层叠DRAM和基底芯片，形成紧凑的3D集成设计。采用先进的WoW和CoW堆叠技术，确保高密度的集成。...BBCube 3D 的加工过程（CoW） • 步骤 (1): Attach Face-down（芯片正面向下粘附） 将xPU芯片的正面朝下通过粘合剂固定到基板上。...• 步骤 (3): Bonding and wafer thinning（绑定与晶圆减薄） 将模塑的芯片绑定到基底晶圆（Base wafer）上，并对晶圆进行减薄。...• 步骤 (9): Repeat step 6 to 8（重复步骤6到8） 在支持晶圆（Support wafer）上重复之前的关键步骤，逐步完成多个层的堆叠。

    1.4K01

    NAND刻蚀设备市场的垄断将被打破？

    这需要每个单元存储2^n个电压电平； 垂直缩放：垂直堆叠的NAND单元的数量； 横向缩放：可以在2D矢量上拟合的单元格的大小/数量； 体系结构扩展：各种技术可提高密度并减少单元/外围的开销。...2D NAND已经达到了TLC技术的极限，3D NAND也很快接近了类似的极限。展望未来，我们开始看到这种影响，这标志着逻辑缩放的结束。...狭缝通过所有层被蚀刻下来，形成暴露出堆叠侧面的沟槽。这允许通过ALD和钨字线填充进行氮化物层的挖掘和随后的势垒沉积。在阵列的侧面蚀刻阶梯以将字线层暴露于垂直接触。...预计到2025年NAND供需将强劲复苏，因为巨大的库存和低产能利用率提供了缓冲。长期需求将继续增长，该行业最终需要持续投资来满足这一需求。...虽然芯智讯并未观察到Semianalysis所说的材料变化对于NAND制造设备领域的重大影响，但是芯智讯注意到，东京电子在今年6月的的半导体国际会议报告中，展示一项新的蚀刻技术（疑似命名为MolyDep

    68930

    232层3D闪存芯片来了：单片容量2TB，传输速度提高50%

    将NAND的位单元阵列堆叠到更多层中，可在每平方毫米硅片上提供更多存储位，从而实现更高的密度和更低的成本。...3D NAND把解决思路从单纯提高制程工艺转变为堆叠多层，成功解决了平面NAND在增加容量的同时性能降低的问题，实现容量、速度、能效及可靠性等全方位提升。...此外，美光还对芯片的最底层进行了改进，最底下的CMOS层由逻辑和其他电路组成，这些电路负责控制读写操作以及尽可能快速有效地在芯片内外获取数据。...2013年，三星设计了一种垂直堆叠单元的方法，它将单元集中在单个楼层（类似高层公寓）上，这也是全球首个3D单元结构“V-NAND”，当年可以实现24层堆叠。...也就是说，将232层分成两部分，每个部分116层，这些层的堆叠是从一个深而窄的孔开始，通过导体和绝缘体的交替层蚀刻。 然后用材料填充孔并加工形成器件的比特存储部分。

    80310

    M^2BEV: 统一的鸟瞰图表示的多相机联合3D检测和分割

    M^2BEV将多视角的2D图像特征有效地转换为以自车坐标系为基础的3D鸟瞰图特征，这种鸟瞰图表示很重要，因为它使不同任务能够共享一个编码器，该框架还包含四个重要设计，既提高了准确性又提高了效率： (1)...本文通过有效的特征转换获得BEV表示，其中BEV表示是通过将多视角2D图像特征沿光线重构到3D体素中得到的。...(c)展示了在M2BEV中高效的2D→3D特征投影，它将2D特征沿着射线投影到3D体素中。 图5：一些改进设计的细节。(a) 不同范围内的BEV中心度和IoU改进；(b) 2D检测预训练。...我们首先在2D检测任务上预训练模型，然后将骨干网络的权重转移到3D任务上；(c) 通过将自车空间中的3D GT框投影到2D图像空间中生成2D GT框。...图7，联合3D物体检测和地图分割的定性结果 总结 3D物体检测和地图分割是多摄像头自动驾驶感知中最重要的两个任务，本文提出了一种在一个网络中完成这两个任务的框架，关键思想是将多视角特征从图像平面投影到鸟瞰图

    1.1K20

    Google TPU架构揭秘：OCS光交换，从4x4x4 Cube到9216卡Ironwood的进化引擎

    2.2 单个Cube链路分层与光电边界分析 在一个 4×4×4 的标准Cube中，ICI 链路根据物理位置和传输介质被严格划分为两类，构成了TPU架构独特的光电混合网络： 内部互联（魔方内核）：位于立方体内部...图 3 OC SW形光路原理示意 W形光路设计 ：光信号发送准直器 > 二向色分光镜 > 2D MEMS 阵列 I > 二向色分光镜 > 2D MEMS 阵列 II> 二向色分光镜 > 光信号接收Output...图 5 标准 2D Torus 与 Twisted 2D Torus 拓扑对比 理解了Twisted 2D Torus的步长跳跃原理后，我们将视角升维至Twisted 3D Torus。...：在底层的物理执行单元层面，以 Silex Microsystems（赛微电子子公司） 为代表的头部 MEMS 代工厂已攻克了 2D MEMS 微镜阵列的高良率量产难题，确保了从 TPUv4 到 TPUv7...或许在未来的Google TPU架构中我们预计将见证 Google 3D Torus + OCS 系统迈向“芯片出光、全光直连”的全新范式：光引擎通过异构集成直接封装于 TPU 基板之上，光信号无需经过高损耗的板级电传输

    2.6K11

    Mars说光场（4）— 光场显示

    在光场显示技术发展过程中，出现了多种光场显示技术方案，引起广泛关注和研究的主要有五种技术：（1）体三维显示（Volumetric 3D Display）；（2）多视投影阵列（Multi-view Projector...Jones在2009年进一步将人脸实时重建技术加入到光场显示系统，实现了远程裸眼3D视频会议[19]。 ? 图 4....三 集成成像光场显示 集成成像[19]最早是将微透镜阵列放于成像传感器之前实现光场采集。...直接堆叠多层液晶的偏振特性示意图 由上述分析可知，直接将多层液晶显示面板平行堆叠起来无法实现光场显示。为了使得多层液晶能够按照光场4D模型来工作，需要重新排列偏振膜。...将传统的液晶显示器多层堆叠起来可以构造如图19中光场4D模型，待显示的物体向各个方向发出的光线都可以被多层液晶重现，从而确保多层液晶前不同位置的观众可以接收到不同的光线，不同位置的观众可以看见三维物体的不同侧面

    2K20

    用于医学成像的Wolfram解决方案

    使用内置功能对2D和3D体积图像进行分割、配准、恢复和分析；快速有效地原型化新算法；并从一个系统中将工具部署为独立的或基于web的应用程序。...Wolfram技术包括数千个内置功能以及有关许多主题的精选数据，可让您： •设计软件程序以进行保留边缘的平滑、去噪、锐化和其他增强功能 •以2D或3D形式显示断层扫描数据，例如CT和MRI扫描 •剖切3D...•在单个文档中完成完整的集成图像处理工作流程 Matlab需要购买额外的工具箱以进行图像处理，并打开多个窗口以处理多个图像 •在任何平台上都有广泛的内置图像处理功能 ImageJ需要下载和安装由各种来源创建的插件才能使用全部功能...操作系统 •程序、函数和基于规则的编程范例，再加上易于识别的功能名称，创建了高效的编程环境 Matlab和其他程序主要使用过程语言，创建更长的代码，并使用缩写函数名，这些函数名不能直观地表明其含义 •方便地将图像直接拖放到输入行中以应用图像处理功能...2D和3D立体图像» •支持使用CUDA或OpenCL进行GPU计算，包括用于像素运算、形态运算符以及图像卷积和滤波的内置函数 •离散或连续高性能小波分析，可在任何维度进行阈值化和可视化» •直方图，阵列图和列表密度图以可视化图像数据

    85910

    CVPR 2023 中的领域适应：用于切片方向连续的无监督跨模态医学图像分割

    如上图所示，以前的医学图像分割 UDA 方法大多采用 2D UDA，当将预测堆叠在一起时，会导致切片方向上的预测不一致。...请添加图片描述 具体实现 Unpaired 图像转换 先前的 2D UDA 方法将 3D 体积分割成 2D 切片，并在之后将它们的转换重新堆叠成 3D 体积。...与先前的 2D 方法只在单个切片内进行转换，而这篇文章的方法利用了切片方向上相邻切片的信息。这类似于最近在视频处理中的进展，它利用了帧内部和帧之间的信息。...如上图所示，首先我们将一个 3D MRI 数据裁剪出 3 张切片，输入到 CNN 的 encoder中，encoder 的输出是三张切片的 feature maps，即在通道维度上被卷积。...现在的 SDC-UDA 框架中，只有 stage 1 是不需要训练 3D 图像的，后面的过程仍然是 3D 的训练（可能出于准确率的角度），也需要消耗更多的计算资源，其实也是可以优化成一组堆叠切片的。

    1.9K50

    行为识别综述

    算法：本文网络结构和LSRCN中描述的编码器－解码器架构几乎相同，但有以下两点不同：不是将特征从3D CNN传递到LSTM，而是将剪辑的3D CNN 特征映射与用于同一组帧的堆叠2D特征映射连接；不是所有帧的...首先提出3D/2D串联混合模块 ，可以有效地增加3D CNN的深度，加强2D空域的学习能力，从而生成更深更强的3D特征，并使得3D CNN可以充分利用在图像数据上预先训练的2D CNN模型。...其次提出了一个3D/2D跨域残差并联模块 ，在3D卷积的输入和输出之间引入另一个2D CNN的残差连接，以进一步降低时空融合的复杂性，并有效地促进整个网络的优化。...此外为了利用预训练的2D模型，作者在3D网络第三维中重复２D预训练的权重。空间流的输入包含按时间维度堆叠的帧，而不是base two stream架构中的单个帧。...2D ConvNet的模型参数将保留，任务仅仅是有效的学习3D ConvNet 的模型参数。

    3K32

    Intel先进封装技术：从异构集成到光互连创新

    )       英特尔在DARPA的PIPES和CHIPS项目支持下，开发了基于开放腔桥架构的共封装光学原型，通过EMIB技术实现FPGA与数据转换器、3D电-光芯片（EIC-PIC）堆叠的互连，结合光纤阵列的端面耦合技术...堆叠； - 3D EIC-PIC堆叠：电集成电路（EIC）与光子集成电路（PIC）以"倒装堆叠"形式集成，PIC边缘悬伸以实现与光纤的耦合； - 光纤阵列耦合：通过3个FAU（56个耦合器，127μm间距...组装过程中的一些关键风险包括：基板腔体制造导致的分层；PIC 芯片的高翘曲，给光纤对接耦合带来挑战；在 EIC 芯片上附着带有悬伸的 EIC-PIC 3D 堆叠的工艺和处理风险；PIC 减薄和切割，同时保持边缘完整性...整体平整度超过晶圆公差，最终能够实现 ±2μm 的均匀芯片厚度； ② 3D EIC-PIC堆叠：对于 3D 芯片堆叠组装，关键挑战是分立切割芯片的die-to-die键合、异形芯片的堆叠互连和开放腔的精密底部填充...TCB 堆叠后，芯片经过 FAR 处理，清洁表面，实现自对准，并完成焊料的完全坍塌和润湿。此外，FAR 工艺改善了单个 PIC 芯片的电镀和焊料凸点工艺缺陷。

    2.2K20

    台积电先进硅光引擎COUPE最新进展！！！

    该方案基于光栅耦合器（GC）与二维光纤阵列（2D FAU）实现高密度光口，通过开发嵌入式微透镜阵列、背面金属反射镜和抗反射涂层（ARC）等功能器件，经过工艺优化后，3D键合光电异质集成（EIC+PIC）...，因为它在选择 EIC 和 PIC 技术方面具有独立性，并且通过 3D 堆叠具有显著的面积优势。...这凸显了光学引擎和 CPO 在高速网络应用中实现节能的重要性。       据Yole预测，到 2029 年，硅光子学市场的复合年增长率（CAGR）将达到 40%。...得益于 TSMC-SoIC™平台，COUPE 是一个坚固的芯片堆叠，可轻松集成到多种封装形式中。例如，它可以集成到如图 3（a）所示的光收发器中。...三、COUPE-GC 的光纤阵列单元（FAU）       FAU 是直接附着在 COUPE-GC 上的关键外部组件，用于以极低的损耗将光从 COUPE 耦合到光纤阵列中。

    2.5K02

    MIT研究团队打造出全球首款芯片级3D打印机

    7月7日消息，据外媒Tom’s Hardware 报道，麻省理工学院（MIT）研究人员开发全球首款整合在单芯片上的3D打印机设计，该芯片能发出光束照射至树脂槽中，直接生成设计图案。...报道称，这项3D打印装置不含任何机械移动零件，而是通过一系列纳米级天线，将光束导入树脂槽中。这款概念验证设备是由单个光子芯片构成，芯片本身是一款定制化的硅光子芯片，由MIT 团队自行设计。...打印过程仅需数秒，目前可制作如英文字母等简单的2D图案，团队也成功打印出M-I-T”字母。接下来将进行迭代，以在芯片上创建全集成的3D打印机。...当这两种技术相结合时，可以创建基本的 3D 打印形状和设计。来自芯片外部的激光通过天线阵列发射到装有光敏树脂的透明载玻片中。然后，天线以可编程设计将激光向上引导到树脂中，从而产生二维物体。...项目团队的下一步是设计一种新的定制芯片，该芯片将能够实现3D打印，而不仅仅是目前输出的 2D 形状。

    11710

    2.5D U-Net（MICCAI 2019）

    2 方法 2.1 整体流程 采用2.5D的卷积神经网络来有效地提取图像的特征，此外使用了注意力模块来确保模型能够把注意力聚焦到分割小目标区域上，在训练过程中，通过修改版的Dice loss (hardness...2.2 2.5D卷积神经网络 在核磁共振图像中，如果一层一层的分别采用2D CNN进行预测后把结果堆叠起来将忽视了层与层之间的联系。...如上图（Fig.2）所示，2.5D CNN同时包含了2D和3D的卷积，其主体架构是U-Net中经典的encoder-decoder结构。...Encoder中包含了五个层次的卷积，最开始的两个层次 (L1-L2)使用的是2D卷积，后面的三个层次 (L3-L5)使用的是3D卷积。...在2.5D CNN中，遍历z轴，可以得到一层一层的2D图像，这些2D图像经过两个阶段的最大池化之后，yx两轴上的分辨率就和z上的分辨率一致了，因此后续就可以采用3D CNN进行处理。

    5.3K30
    点击加载更多

    相关资讯

    热门标签

    更多标签

    活动推荐

      运营活动

      活动名称
      广告关闭

      腾讯云开发者

      扫码关注腾讯云开发者

      扫码关注腾讯云开发者

      领取腾讯云代金券

      热门产品

      热门推荐

      更多推荐

      Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有

      深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 粤公网安备44030502008569号

      腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号

      领券