Vivado 设计过程中生成的 bit 流文件需要通过特定的配置引脚导入到 FPGA 中。专用配置引脚上的不同电压级别决定了不同的配置模式。可选的配置模式有：
大侠好，欢迎来到“艮林子”专栏，本次为艮林子首次和大侠见面，新春佳节之际，略备薄礼，不成敬意，给大侠带来“Xilinx Vitis 系列连载”，给大侠提供参考学习的资料，如有不足之处，还请多多指教。
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。“煮酒言欢”进入IC技术圈，这里有近50个IC技术公众号。
准备工作以及中断原理与流程与上一篇VxWorks版本一致，不同的是这次的Windows版本下中断的中断流程添加了开关保护。
当今的数据中心由数千台网络连接的主机组成，每台主机都配有 CPU 和 GPU 和 FPGA 等加速器。 这些主机还包含以 100Gb/s 或更高速度运行的网络接口卡 (NIC)，用于相互通信。 我们提出了 RecoNIC，这是一种基于 FPGA、支持 RDMA 的 SmartNIC 平台，旨在通过使网络数据尽可能接近计算来加速计算，同时最大限度地减少与数据副本（在以 CPU 为中心的加速器系统中）相关的开销。 由于 RDMA 是用于改善数据中心工作负载通信的事实上的传输层协议，因此 RecoNIC 包含一个用于高吞吐量和低延迟数据传输的 RDMA 卸载引擎。 开发人员可以在 RecoNIC 的可编程计算模块中灵活地使用 RTL、HLS 或 Vitis Networking P4 来设计加速器。 这些计算块可以通过 RDMA 卸载引擎访问主机内存以及远程对等点中的内存。 此外，RDMA 卸载引擎由主机和计算块共享，这使得 RecoNIC 成为一个非常灵活的平台。 最后，我们为研究社区开源了 RecoNIC，以便能够对基于 RDMA 的应用程序和用例进行实验
哪些FPGA（现场可编程门阵列）可以给出，将FPGA资源作为PCI设备虚拟机加速器的所有准备工作，提供给系统，是一个手动行为。
板卡内不同芯片间通讯最常用的三种串行协议：UART、I2C、SPI，之前写过串口协议及其FPGA实现，今天我们来介绍SPI协议，SPI是Serial Perripheral Interface的简称，是由Motorola公司推出的一种高速、全双工的总线协议。
今天给大侠带来今天带来FPGA 之 SOPC 系列第八篇，程序固化，希望对各位大侠的学习有参考价值，话不多说，上货。
硬件平台环境如下图所示，采用两台带有以太网口的设备相连，一端是PC机插有PCIe的FPGA开发板，运行Windows操作系统；另一端是嵌入式设备，运行VxWorks操作系统。
来源：内容由「网络交换FPGA」编译自「nsdi18」，谢谢。Azure是数据中心的行业标杆，其应用规模和技术都是非常值得借鉴的，文中总结了来自产业界宝贵的经验和教训，探讨为何FPGA是最适合数据中心架构的原因。故翻译此文。
外部控制下载FPGA配置模式，通常称为从模式，有串行和并行两种模式。在从模式中，控制程序下载可以是一个处理器，MCU，DSP处理器或者测试镜像。从模式的程序可以存放在整个系统的任意地方，比如flash，CPB板，以及主机处理器代码，磁盘或者一个网络连接设备中。
人类自诞生之日起，就常常因为一些事情经常这样或那样做而形成一种惯例，我们称这种惯例为习惯。CPU就是这么一种产物，什么都可以做，灵活，好用。但随着定制化芯片的不断发展，是否真的需要CPU逐渐成为一种值得考虑的问题。尤其在定制计算领域，CPU的计算能耗比过高已经成为事实，甚至有几个数量级的差别。如本公众号之前曾发布的唤醒芯片的介绍"小爱同学"之类语音唤醒芯片相关技术介绍，都是不带CPU的超低功耗芯片。那么，在常常以功耗过大被诟病的数据中心应用日益频繁的DPU芯片，是否也可以不带CPU呢？本文介绍一篇2022年5月19日发布在https://arxiv.org/pdf/2205.08882.pdf网站上的一篇文章。
从读书开始时的EPLD到大学毕业时的FPGA，一晃多年，仿若回到原点，只是很多的技能都似随风而逝，现在从IoT领域试图找回一些原来的影子，也许是为了忘却的纪念，也许是因为FPGA在物联网中有着它自己的天地。
摘要：长期以来，大多数分立加速器都使用各代 PCI-Express 接口连接到主机系统。然而，由于缺乏对加速器和主机缓存之间一致性的支持，细粒度的交互需要频繁的缓存刷新，甚至需要使用低效的非缓存内存区域。加速器缓存一致性互连 (CCIX) 是第一个支持缓存一致性主机加速器附件的多供应商标准，并且已经表明了即将推出的标准的能力，例如 Compute Express Link (CXL)。在我们的工作中，当基于 ARM 的主机与两代支持 CCIX 的 FPGA 连接时，我们比较了 CCIX 与 PCIe 的使用情况。我们为访问和地址转换提供低级吞吐量和延迟测量，并检查使用 CCIX 在 FPGA 加速数据库系统中进行细粒度同步的应用级用例。我们可以证明，从 FPGA 到主机的特别小的读取可以从 CCIX 中受益，因为其延迟比 PCIe 短约 33%。不过，对主机的小写入延迟大约比 PCIe 高 32%，因为它们携带更高的一致性开销。对于数据库用例，即使在主机-FPGA 并行度很高的情况下，使用 CCIX 也可以保持恒定的同步延迟。
在 Vivado 中自定义 AXI4-Lite 接口的 IP，实现一个简单的 LED 控制功能，并将其挂载到 AXI Interconnect 总线互联结构上，通过 ZYNQ 主机控制，后面对 Xilinx 提供的整个 AXI4-Lite 源码进行分析。
近年来，在可编程NIC的发展和可用性的推动下，终端主机逐渐成为核心网络功能(如负载平衡、拥塞控制和特定应用网络卸载)的实施点。然而，在可编程NIC上实现定制设计并不容易:许多潜在的瓶颈会影响性能。
5月16日，美团云正式对外发布全新品牌Logo，宣布开启AI战略，并将上线三大类AI产品，发力人工智能领域，布局云端人工智能版图
FPGA可能没有像一些人预期的那样在深度学习训练空间中占据一席之地，但AI推理的低功耗，高频率需求非常适合可重编程硬件的曲线。
在本系列的第1部分中，我们研究了Xilinx，Intel和Achronix的新型高端FPGA系列，并讨论了它们的底层半导体工艺，可编程逻辑LUT结构的类型和数量，DSP /算术资源的类型和数量以及它们适用于AI推理加速任务，声称的TOPS / FLOPS性能功能以及片上互连，例如FPGA路由资源和片上网络（NOC）。在第二部分，我们研究了内存架构，封装内集成架构和高速串行IO功能。从这些比较中可以明显看出，这是有史以来开发的最复杂，最复杂的芯片，这场战斗涉及很多赌注，而且每个供应商都带来了一些独特的价值，而没有明显的赢家或输家。
大家等待已久的考试攻略来啦！
《优秀的IC/FPGA开源项目》是新开的系列，旨在介绍单一项目，会比《优秀的 Verilog/FPGA开源项目》内容介绍更加详细，包括但不限于综合、上板测试等。两者相辅相成，互补互充~
今天给大侠带来FPGA Xilinx Zynq 系列第二十篇，嵌入式系统和 FPGA之总线等相关内容，本篇内容目录简介如下：
今天给大侠带来基于FPGA的 UART 控制器设计（VHDL）（上），由于篇幅较长，分三篇。今天带来第一篇，上篇，计算机接口技术简介RS-232 串口通信简介。话不多说，上货。
本系列为FPGA系统性学习学员学习笔记整理分享，如有学习或者购买开发板意向，可加交流群联系群主。
来源：内容由「网络交换FPGA」编译自「FCCM2020」，谢谢。FCCM2020在5月4日开始线上举行，对外免费。我们有幸聆听了其中一个有关100G开源NIC的介绍，我们对该文章进行了翻译，并对其中的开源代码进行了分析并恢复出基于VCU118的工程，通过实际测试感受到了第一款真正意义上的100G开源NIC的强大（很多100G的开源都是基于HLS等非HDL语言，尽管可以转化成HDL，但电路架构参考意义已经不大）。开源Verilog代码中每个.v文件都是所有的组合和时序分别用一个always模块描述，代码中高位宽分段处理方式，多级流水的架构等很多地方都是非常值得借鉴和学习的地方。我们认为，github是一个宝库。我觉得现在的研究生培养质量的评价其实就可以看开源项目的参与程度，这完全能反应出一个学生的自学能力和独立研究的能力。而一个科研工作者，尤其是搞工程或应用基础研究的，如果没有做出来一两个星数100以上的开源项目，就不算成功。欢迎感兴趣的同学一起交流讨论。以下先附上本次会议的视频
这篇文章记录《xilinx ZYNQ7000 》 系列的基本概念（我用的芯片是ZYNQ7020 软件Vivado 2017.4）
大数据催生多元算力新计算架构，DPU 逢时而生，已成行业巨头和初创公司的必争之地。各家纷纷推出DPU相关解决方案（点击查看：史上最全DPU厂商大盘点），宣称可以降低数据中心税，助力数据中心更高效的应对多元化的算力需求。那么，DPU究竟是名不虚传还是徒有虚名？本文将走进英特尔实验室一探虚实。
本次演示用的是USB3.0芯片-CYPRESS CYUSB3014（下称 FX3），该芯片是标准的USB3.0 PHY，可以大大简化使用USB通信时FPGA的设计，主需要使用状态机进行FIFO的读写控制即可，同时该芯片还具有ARM核+I2S、I2C、SPI、UART等接口，大大增加了该芯片的使用范围。
博主Joel Williams在他的主页中分享了一篇购买便宜的FPGA开发板的攻略，量子位编译本文。
今天给大侠带来基于 FPGA 的 USB 接口控制器设计（VHDL），由于篇幅较长，分三篇。今天带来第三篇，下篇，FPGA 固件开发、USB驱动和软件开发。话不多说，上货。
由于虚拟机需要连接物理网络，宿主机的hypervisor为虚拟机创建了一个虚拟网卡，而在运行虚拟机的宿主机上也就需要运行一个虚拟交换机 (vswitch)与这个虚拟网卡进行连接。
异构计算（Heterogeneous computing）技术从80年代中期产生，由于它能经济有效地获取高性能计算能力、可扩展性好、计算资源利用率高、发展潜力巨大，目前已成为并行/分布计算领域中的研究热点之一。本文主要介绍了CPU+GPU基础知识及其异构系统体系结构（CUDA）和基于OpenCL的异构系统，并且总结了两种结构的特点，从而对异构计算有了更深的理解。
学无止境，善于积累，每天积累一点点，成功就在眼前，加油！ 1 CAN总线简介 CAN(Controller Area Network，控制器局域网 )总线是一个多主机异步串行总线,也是国际上应用最广泛的现场总线之一。在现场总线中，它是惟一被ISO国际标准化组织批准的现场总线。由于其成本低、容错能力强、支持分布式控制、通信速率高等优点在汽车、工业控制、航天等领域得到广泛应用。特别是由于CAN总线具有抗干扰性强、高数据传输率及低成本等优点，在小卫星和微小卫星中得到了越来越广泛的应用。 2 CAN硬件设计 传统的CAN通信系统通常采用MCU + SJA1000 + CAN总线收发器的架构，但是单片机速度较低、资源较少,当受到强电磁干扰便很容易出现程序跑飞。本文基FPGA + SJA1000 + CAN总线收发器的CAN总线通讯如图1所示。与传统方案相比，其优点在于可扩展性好，稳定性高,减轻了重量、体积和功耗。注意：对于FPGA而言，接口电平不支持5V I/O标准，如果与5V I/O标准的器件直接相连,将可能导致FPGA管脚流过极大电流，造成器件锁死或者烧毁。电平转换器就是为了防止FPGA损坏。 （图略，请下载原文查看） 图1 CAN硬件框图 3 CAN逻辑设计 FPGA对CAN总线通讯模块的控制主要包括3部分:CAN总线节点初始化、报文发送和报文接收。 1）CAN读写时序图 略，查看原文件。 2）CAN工作模式选择 SJA1000控制器支持两种模式，分别是Intel和Motorola模式。 3）CAN总线节点初始化 CAN初始化属于CAN程序设计的难点，按照手册正确的配置相关寄存器的值很关键。如果初始化失败，设备不能识别波特率
发表在 SOSP 2017 上的 KV-Direct 是我的第二篇（第一作者）论文。因为第一篇 SIGCOMM 论文 ClickNP 是谭博手把手带我做的，KV-Direct 也是我自己主导的第一篇论文。
自1983年自由软件运动领袖Richard Stallman提出了GNU计划以来，开源为软件开发带来了创造性的革命和商业成功。SDN如今的快速发展也离不开开源社区的力量，比如NOX、Floodligh
有这样一句话，“人生只有一次，FPGA却可以重写”。 FPGA，一个可以通过编程来改变内部结构的芯片。 据调查报告显示，2021 年全球FPGA市场规模为 77.9 亿美元，预计未来将以 8.5% 的复合年增长率增长，到 2030 年全球FPGA市场规模将达到 162 亿美元。 FPGA的全称是Field Programmable Gate Array——现场可编程门阵列，是指一种通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电路。顾名思义，其内部的硬件资源都是一些呈阵列排列
传统网卡仅实现了 L1-L2 层的逻辑，而由 Host CPU 负责处理网络协议栈中更高层的逻辑。即：CPU 按照 L3-L7 的逻辑，负责数据包的封装与解封装；网卡则负责更底层的 L2 层数据帧的封装和解封装，以及 L1 层电气信号的相应处理。
Software in the Public Interest (SPI) 是一家在纽约州注册的非营利性公司，其成立的目的是为开发开源软件和硬件的组织提供财政赞助。我们的使命是通过处理非技术性管理任务来帮助大量和重要的开源项目。
今天给大侠带来基于 FPGA 的 USB 接口控制器设计（VHDL），由于篇幅较长，分三篇。今天带来第二篇，中篇，USB通信原理、USB 系统开发以及设计实例。话不多说，上货。
AMBA总线是ARM研发的（Advanced Microcontroller Bus Architecture）提供的一种特殊的机制，可以将RISC处理器集成在其他IP芯核和外设中，它是有效连接IP核的“数字胶”，并且是ARM复用策略的重要组件。
参考文献：手把手教你学FPGA设计：基于大道至简的至简设计法 基于VIP_Board Big的FPGA入门进阶及图像处理算法开发教程-V3.0 以上两篇文章可以点击下载 整个系列文章如下:
玩腻了追求极致画面表现，玩法上却千篇一律的“罐头大作”的人们，开始怀念童年记忆中那些简单的美好。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储
