展开

关键词

电脑常见的VGA、DVI、PS2、USB等知识笔记,值得收藏!

我们经常见到电脑和网络设备上都少不了VGA、DVI、PS2、USB等常用,那些里面有多个针脚,他们每个针脚都有自己的用途,今天电脑学习小编就带大家一起看看这些神秘用途。 现在很多朋友们可能会遇到VGA线或HDMI线不够长,或者带着头布线不太方便施工,只能先布线然后再重新焊头的情况,下面小编就给大家介绍一下VGA头的焊方法。VGA引脚图(孔座):? VGA头上,会1,5,6,10,11,15等标明每个编号! 如果用专用VGA线缆涂简便只焊7针脚的话焊方法就是:就是在 D15 两端的 5~10 脚焊在一起做公共地;红、绿、蓝的屏蔽线绞在一起到公共地上;1 、 2 、 3 脚红、绿、蓝的芯线;13 黄线 PS2 示意图: ? USB引脚图: ?线方式:红线:+5V 黑线:GND 白线:D- 绿线:D+ IT技术分享社区个人博客网站:https:programmerblog.xyz

8230

音频及视频端子

音频端子 类比 数字 视频端子 显示屏后面一般都有一左一右两个数据。一个是 VGA ,一个是 DVI 。 类比 VGA VGA端子(Video Graphics Array (VGA) connector)。 旧电脑自带的显示器的端就是VGA。  VGA端子通常在电脑的显示卡、显示器及其他设备。 分辨率: 640×480数字 DVI DVI端子(Digital Visual Interface),中文称为“数字视频”。 装上GPU后,要连上DVI线,才能从显卡中读取显示。  我实验室显示器的就是 (DVI-D single link) 。  DVI是一种视频标准,设计的目的是用来传输 未经压缩的数字化视频 。目前广泛应用于LCD、数字投影机等显示设备上。 DVI可以发送未压缩的数字视频数据到显示设备。

28830
  • 广告
    关闭

    腾讯云前端性能优化大赛

    首屏耗时优化比拼,赢千元大奖

  • 您找到你想要的搜索结果了吗?
    是的
    没有找到

    UGL之几种显示

    VGA,全称Video Graphics Array,是显卡上输出模拟信号的,虽然液晶显示器可以直收数字信号,但很多低端产品为了与VGA显卡相匹配,因而采用VGAVGA共有15针,分成三排,每排五个。??DVI,全称Digital Visual Interface,是专为LCD数字显示设备设计。DVI有多种规格,分为DVI-A、DVI-D和DVI-I。 DVI-A其实就是VGA标准。所以带有DVI的液晶显示器也并不一定就是真正的数字液晶显示器。DVI-D则实现了真正的数字信号传输。 而DVI-I兼容上述两种,当DVI-IVGA设备时,就是起到了DVI-A的作用;当DVI-IDVI-D设备时,便起了DVI-D的作用。 HDMI,全称High Definition Multimedia Interface(高清多媒体),是一种全数字化视频和声音发送,可以同时发送音频和视频信号。?

    15910

    源码系列:基于FPGA的VGA驱动设计(附源工程)

    设计原理VGA的实体图与示意图,如下图所示,它有15个针孔:??在本次设计使用的开发板中,VGA的电路原理图如下图所示:?通过原理图,我们不难发现,VGA需要我们控制的只有5个:? VGA的显示标准如下表所示:? 对于普通的VGA显示器都要严格遵循“VGA工业标准”,否则可能会损害VGA显示器,因此我们在设计时VGA控制器时,都需要参考显示器的显示标准,下面是VGA的行扫描时序与场扫描时序:行扫描时序:? 在VGA控制器中,还需要控制三个,即三种基色(R、G、B),它们共专用8位,分别是Red为3位,Green为3位,Blue为3位,所以可以显示256种颜色,RGB数据的格式如下表所示:?? 设计框架本设计选择的VGA显示标准为800*600@60,实现点亮整个屏幕,并显示为全红。通过分析设计的功能,可以得到如下的顶层架构:?顶层模块端列表如下:?

    16410

    FPGA零基础学习:VGA协议驱动设计

    VGA 不但是CRT 显示设备的标准,同样也是 LCD 液晶显示设备的标准,具有广泛的应用范围。VGA即电脑采用VGA标准输出数据的专用VGA是一种D型,上面共有15针孔,分成三排,每排五个。其中比较重要的是3根 RGB 彩色分量信号和2根扫描同步信号 HSYNC 和 VSYNC 针。 所以VGA中,表示颜色分量的只有红绿蓝三种基色。由于VGA的三基色为模拟信号值,FPGA无法输出,所以在FPGA的IO到VGA中间要有对应的数字量转模拟量的电路。 只要我们按照显示器能够支持的分辨率的长和宽,将对应的像素点传输给VGA就可以了。但是VGA协议中,要求进行传输像素点的同时,还需要去传输一部分的同步信号。 VGA的时序主要包括行时序与场时序两个部分。

    13030

    基于FPGA的实时图像边缘检测系统设计(中)

    VGA的FPGA驱动)等相关内容。? 这一功能说起来简单,实现起来却并不容易,由于Ov7725输出数据的时钟和VGA输入的时钟不同,导致无法将检测到的数据直VGA并输出。 如图4-7所示,VGA与串的硬件结构相类似,分为公头与母头(PC为母头)。?图4-7 VGA示意图VGA使用15针的D型,拥有15根信号线,分成三组,每组5根信号线。 编号顺序为:公头从左到右,依次递增;母头从右到左,一次递减,两者相互对应,各引脚功能描述见表4-1。表4-1 VGA各引脚功能描述? 图4-10 ADV7123电路结构图4.2.2 VGA的FPGA驱动 分析了VGA的时序,我们就可以按照时序基于FPGA编写相应的VGA驱动代码,如图4-11所示即为系统工程成功编译以后VGA驱动模块对应的

    18910

    基于FPGA的实时图像边缘检测系统设计(中)

    VGA的FPGA驱动)等相关内容。 这一功能说起来简单,实现起来却并不容易,由于Ov7725输出数据的时钟和VGA输入的时钟不同,导致无法将检测到的数据直VGA并输出。 如图4-7所示,VGA与串的硬件结构相类似,分为公头与母头(PC为母头)。​图4-7 VGA示意图VGA使用15针的D型,拥有15根信号线,分成三组,每组5根信号线。 表4-1 VGA各引脚功能描述​4.2.1 VGA时序分析广义的VGAVGA显示器,狭义的VGAVGA分辨率的时序。 图4-10 ADV7123电路结构图4.2.2 VGA的FPGA驱动分析了VGA的时序,我们就可以按照时序基于FPGA编写相应的VGA驱动代码,如图4-11所示即为系统工程成功编译以后VGA驱动模块对应的

    18730

    基于FPGA的VGALCD显示控制器系统设计(上)

    CRT 显示器连示意图如图 1 所示。图 1 CRT 显示器连示意图VGA 显示控制器控制 CRT 显示图像的过程如图 2 所示。 图 3 扫描过程1.2 常用视频显示标准视频显示标准随着显示技术和工艺的不断进步而逐步提高:最早用来显示字符的是 MDA 标准(Monochrome Display Adapter,单色显示适配器) CGA 标准(Color Graphic Adapter,彩色图形适配器),支持彩色图像方式,显示规格从 40 列×25 行到 80 列×25 行,颜色从黑白到 16 色。 EGA 标准(Enhanced Graphics Adapter,增强型图形适配器),除了兼容 MDA、CGA标准外,还支持增强模式,图形显示规格从 320×200 到 640×350,颜色从黑白到 颜色处理器 用于将收到的像素数据转换成 RGB 颜色信息。光标处理器 用于将保存的光标信息转换成可见的光标。输出 FIFO 用于保证连续的数据流输出到 VGA 或者 LCD 显示器上。

    28840

    Linux连投影仪(ubuntu)失败或显示不正常--未测试

    Linux连投影仪,网上这方便的资料比较少,尤其是图文资料。最近有这方面的需求,查了很多的资料,最终实现的投影。直插上VGA后,发现屏幕显示的不正确,或不显示。这是由于投影仪的分辨率引起的。 直插上VGA后,发现屏幕显示的不正确,或不显示。这是由于投影仪的分辨率引起的。下面来解决这个问题。首先查看电脑的分辨率和投影仪的分辨率。 VGA-1 :是我们连到投影仪,并显示为connected 。就VGA说明连成功了,电脑能够识别投影仪。还可以看出投影仪最大支持的分辨率为1024x768。 设置的时候注意一下VGA- 后面着的数字可能不一样,改成当前的即可。 xrandr --output VGA --off 关闭外显示器 xrandr --output VGA --auto --output LVDS --off 打开外显示器,同时关闭笔记本液晶屏幕

    93620

    基于FPGA的Uart收图像数据至VGA显示

    从系统框图上我们可以看到,可以划分为三个部分进行设计,一个是串收部分,然后是RAM数据存储部分,最后是VGA驱动显示部分。 这里串收部分只需要用到串收代码,代码很多书上都有,我这里就不贴出来了,  数据存储部分需要使用的是双RAM IP Core,一端将数据写入RAM中,一端将数据读出来用VGA显示,下面是基于Vivado 双RAM IP调用完成以后,下来是在用顶层文件把串收模块和存储模块和VGA驱动模块连起来。 最后通过串发送到开发板最终显示的效果如图所示,我们可以看到这里MATLAB代码生成的就直是彩色图像,最终发送过程中其实是动态显示的,因为串波特率的速度比VGA的扫描速度是要慢很多的,这里的动态显示视频请看我的微博链 本文之前还有一点小问题,现在博主已经修改,请查看该链查看错误原因:纠错:基于FPGA串发送彩色图片数据至VGA显示 如果你想获得本文的所有课件和工程代码,请关注本人的个人微信订阅号:开源FPGANingHeChuan

    62490

    常用电脑头简介

    第一:前段时间买转头买错了(转头可真贵)为了不让大家走冤枉路,花冤枉钱;第二:现在各种头太多了,为了普及和加深一些常用头的熟知度 起初,我用的转头是 Mini DP 转 VGA? 下来就介绍一些工作中常用的头:DP,HDMI,DVI,VGA。DP支持视频和音频?其中又包括 Mini DP,由苹果公司2008年发布:?HDMI同样支持视频和音频?同时又分下面多种:? 还有不仔细看HDMI和DP的卡槽和头,感觉有点像,千万要仔细看。?上图:左为HDMI,右为DP DVI高清,但不带音频?又分好多种:?VGA传输的是模拟信号,区别其他三种。 计算机显卡和显示器使用的都是数字信号,如果加入VGA相当于进行了一次转换,则会信号丢失,所以模糊。? 排名参考网上:DP > HDMI > DVI > VGA目前10000+人已关注加入我们?????????????????

    32310

    基于FPGA的图像边缘检测系统(三)-设计实现

    注意3.3 灰度转换3.3.1.基础3.3.2.整数算法3.3.3.整数移位算法3.4 高斯滤波3.5 边缘检测3.6 兵乓操作四、 设计方案PLL模块矩阵键盘模块控制模块OV7670配置模块SCCB模块 3) VGA  VGA也是使用不需要配置交互架构。模块划分结果如图所示。 ? 4)整体架构 ?PLL模块  本功能用到了两个PLL。   SCCB模块  SCCB模块处理OV7670相连的配置时序。收上游模块的写命令,就产生写时序;收上游模块的读时序,就产生读时序,并将读到的数据返回给上游模块。 图像数据开始时保存到RAM0,同时VGA从RAM1中读取图像数据进行显示。2. 如果将整个图像数据写到RAM0后,等待VGA读完RAM1的数据。在等待期间,新到的图像数据将丢弃。3. VGA驱动模块  读取存储模块的数据并驱动到外部显示器进行显示。五、 设计实现5.1 硬件?

    30220

    基于FPGA的HDMI显示(二)

    图1 32 HDMI 硬件电路  从图中可以看到, HDMI 设计全由 IO 模拟方式实现, HDMI 的信号线 D0~D2 其实是一个差分信号,在我们程序当中体现为 TMDS 类型,因此其输入信号为串行的数字信号 下表是 HDMI 信号的功能定义。表1 5 HDMI 信号的功能定义 ?? TMDS 发送端收到HDMI 传来的表示 RGB 信号的24 位并行数据(TMDS 对每个像素的 RGB 三原色分别按 8bit 编码,即 R信号有 8 位,G 信号有 8 位,B 信号有 8 位) 收端收来自发送端的串行信号,对其进行解码和串并转换,然后发送到显示器的控制端。与此同时也收时钟信号,以实现同步。   VGA时序即可。?

    58020

    纠错:基于FPGA串发送彩色图片数据至VGA显示

    今天这篇文章是要修改之前的一个错误,前面我写过一篇基于FPGA的串发送图片数据至VGA显示的文章,最后是显示成功了,但是显示的效果图,看起来确实灰度图,当时我默认我使用的MATLAB 对于发送的16进制个位的数据串调试助手没办法直识别为十六进制数据,发送16进制0(黑色)数据是会被串调试助手默认为FF,我把数据改成0x00,结果如下图,是完全正确的!?         我的串发送的是8位的图片数据,但是我的VGA是16位RGB,那么显示的时候就要用的量化补偿,将八位的数据拼成16位的数据显示。效果当然会有一点偏差不过这样也已经不错了。         串发送过来的数据是8位的,我的VGA是16位的,要想正常显示,就必须进行拼,大家可以看一下我的拼部分代码。?   基于FPGA串发送彩色图片数据至VGA显示视频:http:t.cnRO7UsfK  量化补偿和量化压缩可以参考我的另一篇博文:量化补偿与量化压缩转载请注明出处:NingHeChuan(宁河川)

    31260

    VGA Boot modes to set screen resolution

    For example at boot you might type: Live vga=795. Here are some more examples of common vga boot values. bit vga=771 vga=773 vga=353 vga=775 vga=796 16 bit vga=788 vga=791 vga=355 vga=794 vga=798 24 bit vga =789 vga=792 vga=795 vga=799 WE OFFER NO WARRANTY REGARDING THE INFORMATION PROVIDED, AND DISCLAIM LIABILITY 发布者:全栈程序员栈长,转载请注明出处:https:javaforall.cn100589.html原文链

    12860

    关于电脑无法开机或无法启动的几种可能和解决方案

    问题一:显示器无信号,电源灯亮,主板无报错VGA插错,有独显的情况下不用独显而用主板上的。 --直就行VGA线或者显示器电源线没好--尝试更换VGA线或显示器问题二:电脑无法开机,按开机键电源灯不亮。      1短4短4短:EASA NMI错误。   2短1短2短到2短4短4短(即所有开始为2短的声音的组合):基本内存错误。   3短1短1短:从DMA寄存器错误。    4短4短1短:串行错误。   4短4短2短:并行错误。   4短4短3短:数字协处理器错误。    兼容BIOS:   1短:系统正常。   2短:系统加电自检(POST)失败。    2.VGA线问题:有的线应该是太老了,只能传输这个分辨率的图像--更换VGA线即可 问题六:安装原版系统后鼠标不能动:    1.USB3.0驱动问题--新主板应该会有这种问题,可以暂时用键盘和鼠标键操作

    39210

    基于FPGA的单目内窥镜定位系统设计(中)

    4.1 电源电路电路设计:使用电源并且附带串输出,电源输出需要VCC(5V)、3.3V、2.8V、2.5V、1.2V。 SDRAM以及随后的DDR2,DDR3成为当前数字系统主要的存储器器件,SDRAM器件电气如图5.6所示。?图5.6 SDRAM器件的端图然后介绍sdram控制器设计步骤以及相应时序图和仿真图。 图5.17 四端点缓冲仿真图结论:二端点缓冲要求在任意时刻一端写入一帧数据,另一端在任意时刻能无损的读出写入的图像,图5.18红色光标线标明设计满足要求;四端点缓冲要求在任意时刻写1端写入一帧数据 ,读1端在任意时刻能无损的读出写入的图像,在任意时刻写2端写入一帧数据,读2端在任意时刻能无损的读出写入的图像,图5.17红色光标线标明设计满足要求;根据本文设计要求写入一端乒乓写入一帧图像,另一端同时同步读出相邻两帧图像数据 图5.18 字符模块设计图VGA驱动模块:标准的VGA有15个,但是真正用到的只有5个,分别是三个色彩信号,R,G,B,场同步信号VSYNC,行同步信号HSYNC,时序部分要通过控制行同步信号和场同步信号

    15020

    基于FPGA的单目内窥镜定位系统设计(中)

    4.1 电源电路电路设计:使用电源并且附带串输出,电源输出需要VCC(5V)、3.3V、2.8V、2.5V、1.2V。 SDRAM以及随后的DDR2,DDR3成为当前数字系统主要的存储器器件,SDRAM器件电气如图5.6所示。图5.6 SDRAM器件的端图然后介绍sdram控制器设计步骤以及相应时序图和仿真图。 图5.17 四端点缓冲仿真图结论:二端点缓冲要求在任意时刻一端写入一帧数据,另一端在任意时刻能无损的读出写入的图像,图5.18红色光标线标明设计满足要求;四端点缓冲要求在任意时刻写1端写入一帧数据 图5.18 字符模块设计图VGA驱动模块:标准的VGA有15个,但是真正用到的只有5个,分别是三个色彩信号,R,G,B,场同步信号VSYNC,行同步信号HSYNC,时序部分要通过控制行同步信号和场同步信号 附录2列出了VGA的常用分辨率参数。结论:图5.21设计为行时序满足VGA设计行时序,图5.22设计为场时序满足VGA设计场时序。

    10830

    基于 FPGA 的便携式 DDS 信号发生器与示波器

    引出一路写进一 片双 RAM 中,暂存波形数据,VGA 模块从双 RAM 中读出波形数据。FFT 模块计算出频谱,频谱数据写 入一片双 RAM 中,VGA 模块读出 频谱数据。 这个IP核有两个输入:S_AXIS_DATA和S_AXIS_CONFIG,一个 输出 M_AXIS_DATA,一个时钟 aclk 和一些相关标志信号。 S_AXIS_DATA 为输入数据,控制数据输入的状态,S_AXIS_CONFIG 为配置,M_AXIS_DATA 数据输出。 控制好和相关标志信 号,写 IP 的驱动程序,IP 便可以开始工作,计算出 FFT 频谱。驱动 程序见附录。要用好 FFT IP 核还必须了解它的时序图,如下:? 2.2.5.VGA 显示模块VGA 显示原理:首先 VGA 就是如今很多显示器上连主机的信号传输。有三 排每排 5 个共 15 个引脚。如下图所示:?

    22410

    FPGA开发板剁手,学生狗省钱大法丨吐血资源

    包括5个PMOD连器(40个低速IO),128MB DDR RAM,16MB闪存,10100以太网,USB HID主机,SD卡,VGA,加速度计,麦克风,音频输出,16个开关,16个LED,8个7 它有一个Spartan-6 LX9,4位7段显示器,RS232,12位VGA,PS2,8个LED,3个按钮,8位DIP开关,2个PMOD,26个数字IO,JTAG和SPI闪存。 Drigmorn16080英镑100E 500E并行端编程电缆,RS232,三个LED和32个IO.Digilent Basys 2$89,学生价$69100E四个PMOD连器,PS 2,VGA FleaFPGA$65MachXO2-7000HE256 MBit SDRAM,512 Kbit SRAM,USB2主机,USB串VGA复合视频输出,立体声音频,SD卡槽,PS2键盘或鼠标,18 ,VGA输出,RS232和PS2,以及72个IO。

    68300

    相关产品

    • 弹性网卡

      弹性网卡

      弹性网卡(ENI)是绑定私有网络内云服务器 的一种弹性网络接口 ,可在多个云服务器间自由迁移。您可以在云服务器上绑定多个弹性网卡 ,实现高可用网络方案;也可以在弹性网卡上绑定多个内网 IP ,实现单主机多 IP 部署...

    相关资讯

    热门标签

    活动推荐

      运营活动

      活动名称
      广告关闭

      扫码关注云+社区

      领取腾讯云代金券