初级8位单片机 以Intel公司首先推出的MCS-48系列单片机为代表。它以体积小、功能全、价格低等特点，赢得了广泛的应用，成为单片机发展过程中的一个重要阶段。
下图时用codeblocks调试C语言的界面，codeblocks版本是17.12nosetup版，也为继承mingw，我用的编程器是tdm-gcc-5.1.0-3.exe，
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的
大家都知道计算机只能处理和识别二进制指令，而我们利用各种高级编程语言所编写的程序，要经过一些列的处理步骤，最终转变为汇编指令，再最后转变为机器指令。
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括 可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。
现在网上常见的设备大都是ID或是IC卡的研究设备，很少见到有关磁条卡的文章，其实磁条卡在我们日常中也是一种十分常见的卡，例如一些店的VIP卡·储值卡和一些门禁卡等。所以我们今天就来聊聊一个关于磁条卡安全的设备Magspoof 一.关于设备硬件上的一些想法 关于Magspoof这个设备的制作者是一位在Youtube著名的硬件黑客samy kamker的项目，是以教育为目的而在github上开源的项目，这个项目可以通过一个简单的编程完成磁条卡的模拟，这里是项目地址https://github.com/samyk
本文转载自嵌入式资讯精选公众号。 作为一名电子技术从业人员，你学过单片机吗？你会运用单片机吗？我想你一定学过，但不一定会运用。因为学习单片机比学习其他学科需要付出更多的努力和代价，不仅要学习理论知识还要练习实际操作，而且主要是在实际操作中才能真正学到单片机技术。 此外，学习单片机还需要投入一定的学习成本，随着你学习知识的扩展成本还会增加。学习单片机的动机不外乎有四种：一是为兴趣爱好而学，二是为专业而学；三是为饭碗而学；四是在工作中被逼而学。不管是哪种动机，因主修专业的不同以及电子基础的深浅不同，对于不同的人
汇编语言（Assembly Language）是一种用于电子计算机、微处理器、微控制器或其它可编程器件的低级语言。
神舟ZX8-SP7是蓝天P751DM2模具，今天在WIN下刷BIOS成功刷黑，开始使用编程器刷BIOS，笔记本BIOS芯片由于是焊在主板上必须用夹子或者脱焊后用烧录座刷写，所以需要买编程器夹子。
DSP的内部指令周期较高，外部晶振的主频不够，因此DSP大多数片内均有PLL。但每个系列不尽相同。
卸掉螺丝以后 我们要用一张卡片插入路由器的缝隙 轻轻撬动四周的卡扣 就可以卸下顶板了
讲到PLC的软件实现，那就不得不提IEC61131-3，它是IEEE制定的用于PLC的编程系统标准，定义了以下五种编程语言：
【新智元导读】谷歌大脑团队的Chris Olah & Shan Carter 整理了 2016 年递归神经网络（RNN）的发展，总结了神经图灵机、注意力界面、自适应计算时间和神经编程器这四个使用注意力对常规 RNN 进行增强的模型，并使用动态图生动阐释了相关概念。他们认为，这四大模型会对接下来 RNN 发展产生重大影响。新智元提供本文中文翻译，可访问原始页面查看更多。图片均来自原文。Github 代码：https://github.com/distillpub/post--augmented-rnns （图
今天给大侠带来基于FPGA的电子计算器设计，由于篇幅较长，分三篇。今天带来第一篇，上篇，话不多说，上货。
水力发电的基本原理是利用水位落差 ，配合水轮发电机产生电力，也就是利用水的位能转为水轮的机械能，再以机械能推动发电机，而得到电力。科学家们以此水位落差的天然条件，有效的利用流力工程及机械物理等，精心搭
电路的核心部分是AT89C2051单片机，前面提到它有Pl和P3两组I/O口，我们这里只用到Pl口，共8个引脚。图中Cl、R9组成典型的上电复位(即在加电时单片机复位)电路，XTAL、C2、C3与AT89C2051片内振荡电路组成时钟振荡器。值得注意的是，C2、C3的容量不能与图中数值偏差太大，否则可能引起不起振或振荡不稳定。XTAL的频率可以在4-20MHz之间，不过，频率的变化会导致程序运行速度的变化，这样就需要调整延时子函数的参数。事实上，不调整参数亦可，只是此时延迟时间不再是1秒，其延迟时间会随着XTAL频率的降低而增加。
程序是一组计算机能识别和执行的指令，为使计算机按预定要求工作，首先要编制程序，无论是最早的操作系统还是现代操作系统，程序的运行都是计算机工作的本质。早期计算机是单任务执行，由程序员直接编写操作系统可以识别的机器语言，到现在可以实现多道程序并行，并且程序的开发由更利于程序员理解的高级语言编写，源程序在经过一系列翻译过程，变成计算机理解的机器语言，再执行。整个程序执行的过程，需要CPU、内存、程序代码、设备等配合，才能实现程序要表达的功能。
博主Joel Williams在他的主页中分享了一篇购买便宜的FPGA开发板的攻略，量子位编译本文。
导读：微软近期推出了一款全新的编程语言 Bosque，该语言参考了 TypeScript 的语法与类型，还有 ML 和 Node/JavaScript 的语义。
欢迎大侠来到FPGA技术江湖新栏目今日说“法”，当然，在这里我们肯定不是去研究讨论法律法规知识，那我们讨论什么呢，在这里我们讨论的是产品研发以及技术学习时一些小细节小方法等，欢迎大家一起学习交流，有好的灵感以及文章随笔，欢迎投稿，投稿请标明笔名以及相关文章，投稿接收邮箱：1033788863@qq.com。今天带来的是“FPGA“可编程”的“魅惑””，话不多说，上货。
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
3 年前，自 微软收购 Github 后大动作不断啊，两年多之前就让 Github 私库免费了！，后面还推出了 Github for Mobile 移动版，这些我都已经在公众号Java技术栈作过分享，没看过的可以回过头看下。
硬件描述语言HDL(Hardware Description Language ) 类似于高级程序设计语言. 它是一种以文本形式来描述数字系统硬件的结构和行为的语言, 用它可以表示逻辑电路图、逻辑表达式，复杂数字逻辑系统的逻辑功能。用HDL编写设计说明文档易于存储和修改，并能被计算机识别和处理.
FPGA简介 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在可编程阵列逻辑PAL(Programmable Array Logic)、门阵列逻辑GAL(Gate Array Logic)、可编程逻辑器件PLD(Programmable Logic Device)等可编程器件的基础什么是FPGA上进一步发展的产物。 它是作为专用集成电路ASIC（Application Specific Integrated Circuit）领域中的一种半定制电路
嵌入式编程是物联网设备工作方式的重要组成部分。您可能需要学习C/C++并获得一些实际的电子经验，以掌握生产中的这些关键系统。
选自OpenReview 作者：Da Xiao、Jo-Yu Liao、Xingyuan Yuan 机器之心编译 参与：李舒阳、刘晓坤 近日，ICLR 2018 接收论文公布，国内人工智能公司彩云科技的一篇论文被此大会接收。在此论文中，作者们通过引入组合子抽象的方法，可以建立一种新的架构 CNPI，使得核心控制器需要解释的程序显著减少且程序复杂度显著降低，从而克服神经编程器-解释器（NPI）在通用性和可学习性存在局限性的问题。 论文：IMPROVING THE UNIVERSALITY AND LEARNAB
一、 前言 2014年美国黑帽大会上研究人员JakobLell和Karsten Nohl展示了badusb的攻击方法后，国内与badusb相关的文章虽然有了一些，但是大部分人把相关文章都阅读后还是会有种“不明觉厉”的感觉，badusb仍有一层朦胧的面纱。经过一段时间的学习和研究后，笔者希望通过自己的一些心得体会可以帮助其他人更清晰地认识badusb，也希望这篇文章能够起到一定的启发。这篇文章主要分为五个部分——知识扫盲部分、badusb固件编写部分、badusb配置界面部分、技术展望部分和总结部分。
之前在折腾路由器的时候不慎刷错了Breed（Bootloader），然后路由器就直接寄了，开不了机。所幸在网上查阅后发现有救砖的办法，自行购买了有关配件后着手救砖，并成功恢复。在这里做一个简要记录，如果你也遇到了这个问题，希望对你有所帮助。
本文通过上图阐述可编程门阵列器件FPGA的应用场景，上图有描述不恰当和遗漏的场景，欢迎大家私信告知我，谢谢~
AI 科技评论按：一提起 RNN，我们最容易想到的实现就是 LSTM + attention。LSTM 作为经典的网络结构可谓是老当益壮，而另一方面注意力机制过于常见，我们甚至会觉得它是「理所当然的」。但其实注意力机制其实并不是唯一一种网络增强的方式。这篇 Distill.pub 博客的文章就带我们重温了包括注意力在内的多种网络增强方式，它们侧重的方向不一样，也就方便研究/开发人员们按照自己的实际需求进行选取。 AI 科技评论编译如下。
某日，本人在调测华大半导体单片机（HC32L136）低功耗时，一时恍惚，在没有唤醒中断的情况下，将上电延时函数删除，使系统上电后就立即进入低功耗深度休眠，导致无法唤醒、烧录程序，多次使用复位按键唤醒，碰运气烧录程序，未果，查找资料、联系华大代理，寻得以下行之有效的方法。
想重新做一个键盘，这是我之前的键盘【黑科技：程序员如何打造属于自己的分体键盘】，这次想把主板放到键盘里面，而不是裸露在外面，所以淘宝买了一块arduino pro micro板，是和leonado一样的芯片ATMEGA32U4，可以直接支持HID键盘的，尺寸估计就leonado板的五分之一吧，但有个很麻烦的问题，arduino pro micro板没有支持串口直接烧录代码，不能像arduino uno一样插上电脑写好代码直接一键编译上传到板子上，arduino pro micro板必须要有一个烧录器，像这样的
对大部分同学来说，毕业设计根本不知道从哪下手，完全处于蒙圈状态，为帮助大家能顺利毕业，精心准备800多套单片机毕业设计与您分享！
该文介绍了使用Python编程语言和Zynq-7000芯片实现深度递归神经网络（DRNN）硬件加速器的实现和训练过程。该实现包括使用Theano数学库和Digilent PYNQ-Z1开发板，以及PYNQ-Z1板上的Zynq-7020 SoC。该实现能够提供20GOPS的处理吞吐量，优于早期基于FPGA的实现2.75倍到70.5倍。该实现包括五个过程元素（PE），能够在此应用程序中提供20GOPS的数据吞吐量。
该文介绍了使用Python编程语言成功实现和训练基于固定点深度递归神经网络（DRNN）; Theano数学库和多维数组的框架; 开源的基于Python的PYNQ开发环境; Digilent PYNQ-Z1开发板以及PYNQ-Z1板上的赛灵思Zynq Z-7020的片上系统SoC。Zynq-7000系列装载了双核ARM Cortex-A9处理器和28nm的Artix-7或Kintex-7可编程逻辑。在单片上集成了CPU,DSP以及ASSP，具备了关键分析和硬件加速能力以及混合信号功能，出色的性价比和最大的设计灵活性也是特点之一。使用Python DRNN硬件加速覆盖（一种赛灵思公司提出的硬件库，使用Python API在硬件逻辑和软件中建立连接并交换数据），两个合作者使用此设计为NLP（自然语言处理）应用程序实现了20GOPS（10亿次每秒）的处理吞吐量，优于早期基于FPGA的实现2.75倍到70.5倍。
几个月前想给路由器刷一个pandorabox固件，按照网上说的降级818固件结果成砖了，当时没有办法解决就搁置了，这几天在家翻出了它一时兴起果断救砖，于是在网上查看多篇教程得知估计要上编程器了于是淘宝买了一个xtw100土豪金编程器就开始救砖了。
我的路由宝型号为【YK-L1w】，FLash型号为 【MX25L25635F】，它封装类型是SOP-16，管脚信息见图。
前段时间看了 周志明的那本 《深入理解java虚拟机》。对于平台无关性问题，有了一些新的认识。所以特写一篇博客来进行总结。
步进电机是将电脉冲信号转变为角位移或线位移的开环控制电机，是现代数字程序控制系统中的主要执行元件，应用极为广泛。在非超载的情况下，电机的转速、停止的位置只取决于脉冲信号的频率和脉冲数，而不受负载变化的影响，当步进驱动器接收到一个脉冲信号，它就驱动步进电机按设定的方向转动一个固定的角度，称为“步距角”，它的旋转是以固定的角度一步一步运行的。可以通过控制脉冲个数来控制角位移量，从而达到准确定位的目的；同时可以通过控制脉冲频率来控制电机转动的速度和加速度，从而达到调速的目的。
一个开源项目——DSLogic逻辑分析仪，整个项目是开源的。如果你不想自己动手DIY制作，梦源实验室官方网店有售，个人Basic基础版售价299，支持最大100MHz采样率，而个人Plus版本最大支持400MHz采样率，最高可采100M的信号，但是售价要比Basic基础版的贵200RMB。
1、FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 2、CPLD(Complex Programmable Logic Device)复杂可编程逻辑器件，是从PAL和GAL器件发展出来的器件，相对而言规模大，结构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。 3、FPGA和CPLD的区别： ①CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑。换句话说，FPGA更适合于触发器丰富的结构，而CPLD更适合于触发器有限而乘积项丰富的结构。 ②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的，而FPGA的分段式布线结构决定了其延迟的不可预测性。 ③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程，FPGA主要通过改变内部连线的布线来编程；FPGA可在逻辑门下编程，而CPLD是在逻辑块下编程。 ④FPGA的集成度比CPLD高，具有更复杂的布线结构和逻辑实现。 ⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单。而FPGA的编程信息需存放在外部存储器上，使用方法复杂。 ⑥CPLD的速度比FPGA快，并且具有较大的时间可预测性。这是由于FPGA是门级编程，并且CLB之间采用分布式互联，而CPLD是逻辑块级编程，并且其逻辑块之间的互联是集总式的。 ⑦在编程方式上，CPLD主要是基于E2PROM或FLASH存储器编程，编程次数可达1万次，优点是系统断电时编程信息也不丢失。CPLD又可分为在编 程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程，编程信息在系统断电时丢失，每次上电时，需从器件外部将编程数据重新写入SRAM中。其 优点是可以编程任意次，可在工作中快速编程，从而实现板级和系统级的动态配置。 ⑧CPLD保密性好，FPGA保密性差。 ⑨一般情况下，CPLD的功耗要比FPGA大，且集成度越高越明显。 随著复杂可编程逻辑器件(CPLD)密度的提高，数字器件设计人员在进行大型设计时，既灵活又容易，而且产品可以很快进入市常许多设计人员已经感受到 CPLD容易使用。时序可预测和速度高等优点，然而，在过去由于受到CPLD密度的限制，他们只好转向FPGA和ASIC。现在，设计人员可以体会到密度 高达数十万门的CPLD所带来的好处。
FPGA 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在 PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 (ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级时，不需额外地改变 PCB 电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本，因此获得了广大硬件工程师的青睐。
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本科所学专业就是IoT，面试安全岗位时大部分面试官都会问我写IoT安全相关的东西，花了半天的时间整理了下本科期间做过的有关IoT安全的技术、demo等。
六中常用串口图设计。如果你是Win95/98/Me操作系统的话那第1和第2两种是最合适的，制作简单。如果是Win2000/XP操作系统的话第3种最合适，当然如果你的电脑只有25针串口可以用的话选第4种就好了。FMS接口使用电脑上的并口或者串口，而实际的电路有不少种，下面是我在网上搜集到的一些原理图，供大家参考制作。 1、并口接口(分立元件) 适用于Windows 95/98/Me操作系统。这个电路与FMS随软件提供的电路比多了一个200K的电阻，这个主要是为了与JR的摇控器连接，因为JR的摇控器教练口好象是
从大学时代第一次接触FPGA至今已有10多年的时间，至今记得当初第一次在EDA实验平台上完成数字秒表、抢答器、密码锁等实验时那个兴奋劲。当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的。
领取专属 10元无门槛券
手把手带您无忧上云
