大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
本设计中使用了Xilinx公司提供的10GEthernet PCS/PMA IP核充当连接10GMAC的PHY芯片，然后将该IP核约束到光模块上构建完整的物理层。需要说明的是本设计主要是完成以太网二层逻辑设计，不涉及PHY层的逻辑设计，如：bit同步、字节同步、字同步、64b/66b编解码等。
近日，TTTech和英特尔联合发表了一份白皮书，为寻求在工业自动化系统中实现TSN网络技术的客户提供指导。白皮书概述了所有的TSN标准、优点和特点，并描述了TTTech和英特尔今天可用的产品如何可用于开发优化的TSN设备和系统。
以一套光通信系统为例，软核在其中扮演的是辅助角色，性能配置有限，相当于一个嵌入 FPGA 的微控制器。软核不需要使用片外的存储资源，仅例化少量的 BRAM 作为处理器核的数据和指令缓存。软核处理系统中的外设配置也非常有限，只有 GPIO ，IIC 和 UART 外设。
FPGA 传输的数据为单沿数据，而 PHY 传输的数据为双沿数据，所以FPGA 发送心跳包的最后需要使用 ODDR 原语将单沿数据转换为双沿数据。通常情况下 FPGA 处理数据使用的时钟为晶振产生的时钟（FPGA 时钟），而 FPGA 传输来的数据经过ODDR 原语后转换为双沿的数据都是和 PHY 的时钟同步，所以我们如果想把 FPGA 时钟的数据传给 PHY 芯片则需要进行跨时钟域，将 FPGA 时钟同步的数据转换为 PHY 时钟同步的数据。此处单沿转双沿数据采用 Output DDR 原语，简称 ODDR，将单沿 8bit 数据转换为双沿 4bit 数据。
摘要：对于瞬息万变的证券交易市场，即时的行情信息是行情系统的基础。快速获取行情信息可以给市场参与者提供更宽裕的交易决策时间窗口，交易者获取的行情信息延时越低，往往意味着越多的交易机会和越大的决策空间。传统的基于软件的行情信息系统，信息的解析一般经过网络层数据获取、协议层数据解析、应用层数据处理等过程，在操作系统和协议层面，存在毫秒级别的上下文切换和软件处理延时，由于操作系统的进程调度和CPU主频的动态调整机制，这种延时还具备一定的不确定性。为实现纳秒级超低延时行情解析处理，本文针对上海证券交易所的行情发布系统，采用Verilog硬件描述语言，在FPGA加速卡上开发了对行情信息流的以太网，IP和UDP以及FAST协议的硬件解码，设计了支持指令集编程的微指令加速引擎。与传统的基于软件的方法相比，本文提出的专用硬件处理方案延时可降低10倍以上。
在前几期，我们了解了，对于SmartNIC的实现，无论是ASIC，FPGA，NPU还是SoC方案，都有一些难以绕过的障碍，因此，NVidia收购了Mellanox后，规划了基于ASIC+NPU+SoC的方案来取长补短，也就是基于Bluefield的DPU (Datapath Process Unit)。
智能服务器适配器或智能网卡（SmartNIC）通过从服务器的CPU上卸载网络处理工作负载和任务，提高云端和私有数据中心中的服务器性能。将网络处理卸载到智能网卡并不是一个新的概念，例如有些网卡（NIC）可以卸载诸如校验和计算与分段等一些网络处理功能。然而，由软件定义网络（SDN）、开放虚拟交换机（OVS）和网络功能虚拟化（NFV）驱动的数据中心网络通信的快速增长，需要一种具有更强卸载能力的新型网卡：智能网卡。
今天给大侠带来基于FPGA的以太网控制器（MAC）设计，由于篇幅较长，分三篇。今天带来第一篇，上篇，以太网基本原理以及以太网控制器（MAC）的基本框架。话不多说，上货。
如今，许多工业自动化应用对于延迟的要求非常严格，以满足实时数据传输的需求。但是，现有的大部分自动化控制解决方案都是基于传统的以太网实现的，而且各大厂商还研发了一些附加的技术机制，从而导致了很多协议都不兼容。
在本文中，我们将介绍如何在FPGA上快速搭建以太网 （LWIP ）。为此，我们将使用 MicroBlaze 作为主 CPU 运行其应用程序。
电脑上位机将一幅 1024*768 图片通过双绞线（网线），发送给板卡网口（RJ45接口），RJ45接口将数据传输给网卡(PHY芯片)，PHY 芯片将差分信号转换成双沿数据，IDDR将双沿数据转换成单沿数据传输给 FPGA，FPGA 处理完成后将图像数据缓存到DDR3 中，DDR3 中的图像数据使用 UDP 协议传回 PC 机，同时将 DDR3 中数据使用 HDMI 传输到显示器上。
基于Xines广州星嵌电子Xilinx XC7Z035/45-2FFG676I 平台的Zynq7035/45 PL端高速串行接口，使用千兆以太网通讯方式来测试验证底板上的光口通信，实现以下以太网功能：
作者简介：李庆，紫金山实验室未来网络研究中心研究员，主要研究方向为时间敏感网络（TSN）、软件定义网络（SDN）等。 详谈TSN产业生态：主要厂商及产品分析（上）对部分厂商及其产品进行了总结，本节继续对TSN相关的厂商及产品进行分析总结。排名不分先后。 华为 华为TSN交换机 AR 550E单端口最大带宽1 Gbps，具有八个10M/100M/1000M自适应电口，可通过自协商与对端设备协商端口速率及双工模式，单跳时延小于10 us，抖动小于500 ns，时间同步精度20 ns，样机集成了8个千兆（GE）T
博主Joel Williams在他的主页中分享了一篇购买便宜的FPGA开发板的攻略，量子位编译本文。
第一种是功能性的，仿真一下就能查到原因，并且这类问题往往是确定性的，也容易重现和解决，比如本公众号之前介绍的搭建仿真环境的一些方法：Modelsim的安装与使用，用Modelsim独立仿真带Vivado IP核的仿真工程，如何用ModelSim 独立仿真ISE的仿真工程。这类问题中稍微有难度的就是仿真环境不容易重现的，或者需要跑很长时间仿真才能重现的，这一类问题本公众号之前介绍过一种解决方案，详见：Vivado进行FPGA调试“犯罪现场”，在仿真环境中重现方法；
在 FPGA 上实现了 JPEG 压缩和 UDP 以太网传输。从摄像机的输入中获取单个灰度帧，使用 JPEG 标准对其进行压缩，然后通过UDP以太网将其传输到另一个设备（例如计算机），所有这些使用FPGA（Verilog）实现。
华为布尔实验室 近期又频频出动宣讲 数据中心网络的创新思路 华为数据通信“隐秘的角落”！ 📷 数据中心 软件创新层出不穷 但是硬件就剩下提高主频 难怪任总要发展无所束缚的软件 📷 网络在数据中心 是保证服务的管道工 因此不丢包变得尤为重要 当然网工的局限性也由此产生 📷 存储始终是推动 网络往前发展的推手 SCM推动的百纳秒以太网很炫 超低延时交换机，元芳你怎么看？ 📷 交换机与网卡 速率的逐年提升不再赘述 思科：800G以太网道路上的灰犀牛 📷 华为针对上述需求 给出的应对之道就是超
综述：在嵌入式领域，可分为硬件开发和软件开发。对于软件开发又可分为底层开发（模块驱动编写，uboot,内核），上层开发（应用，QT）。 作为一名软件驱动开发的工程师，我们不需要去设计硬件的原理图，PCB。我们只需看懂硬件开发人员提供的硬件模块时序就行了，但是我们应该也需了解如下硬件知识。
随着分布式系统的发展，系统中设备之间数据交互的实时性、可靠性以及高安全性需求更加迫切，使得以太网技术无法适用于相应的业务领域。时间触发以太网将时间触发技术的实时性、确定性与传统以太网的优势相结合，有效地解决了传统以太网无法满足高实时性、可靠性需求的弊端，被广泛应用于航天航空、工业控制等具有高实时性、高安全性需求的领域。由于时间触发以太网的实时性和确定性是以高精度的全局同步时钟为基础的，因此精确时间同步是时间触发以太网技术研究的基础，具有重要的研究价值和广阔的应用前景。
在基于FPGA的千兆以太网开发（1）中我们介绍了MII、RMII、GMII、RGMII的一些基本介绍，本节主要介绍FPGA千兆以太网开发硬件的基本介绍。
高端制造，在当前历史背景下独立自主是必经之路。先进技术是买不来的，高端制造是国之重器。
作者简介：李庆，紫金山实验室未来网络研究中心研究员，主要研究方向为时间敏感网络（TSN）、软件定义网络（SDN）等。 TSN（Time-Sensitive Networking）是由IEEE 802制定的一套网络标准，它不是全新的技术，而是对现有以太网网络技术的改进。根据TSN一系列的标准，可以将TSN总结为四大核心功能：时钟同步、流量整形（调度）、资源管理和可靠性，用于提供更可靠的、低延迟、低抖动的数据传输服务。2012年，IEEE TSN工作组成立，专门负责TSN标准的制定。 TSN的技术趋于成熟，行业
为实现大容量交换机与高速率通信设备之间的高效数据传输，高速接口的理解与使用愈发显现出其重要地位。本实验设计中计划使用四个GTH高速串行接口，分别采用了10G以太网接口协议以及Aurora64b66b接口协议，实现交换板到测试设备的连接并通过光纤实现高速数据片外回环，以达到快速理解接口协议并能够熟练使用该两种高速接口实现数据收发的目的。
今天和大家分享一个基于千兆以太网的项目应用方案，是一种应用思路，如果想要添加其他功能或者传感器可以在此基础上进行改进。
在我们的端到端 InfiniBand 网络平台（人工智能的黄金标准）的推动下，网络收入同比几乎翻了一番。
本文档推荐一种设计流程，它在电机控制设计中利用了 Altera FPGA 强大的适应能力、精度可调 DSP 以及集成系统设计工具。工业电机驱动设备的设计人员可以充分发挥这一设计流程的性能、集成和效率优势。
EtherCAT（Ethernet Control Automation Technology）是一种高性能实时以太网通信协议，用于在工业自动化领域中进行实时控制和通信。它是由德国Beckhoff自动化公司在2003年开发的，并被国际电工委员会（IEC）标准化为IEC 61158标准。
很多事情，我们想不明白只是因为没有从根源上去分析，那么我们来从智障网卡说起，来谈谈智能网卡的最小需求.
电磁波在双绞线上传输的速度为0.7倍光速，在1km电缆的传播时延约为5us。传统的网络信道比较差，需要有重传机制保障可靠性。于是，在节点A向节点B发送数据进行通信的时候，要保证以太网的重传，必须保证A收到碰撞信号的时候，数据包没有传完，要实现这一要求，A和B之间的距离很关键，也就是说信号在A和B之间传输的来回时间必须控制在一定范围之内。IEEE定义了这个标准，一个碰撞域内，最远的两台机器之间的round-trip time 要小于512bit 时间。(来回时间小于512位时，所谓位时就是传输一个比特需要的时间）。因此，传统以太网有如下特点：
调研机构Dell'Oro Group美国时间2022年9月14日发布最新2Q 2022 Ethernet Adapter and Smart NIC Report，尽管持续存在供应链挑战，但以太网控制器和适配卡市场在2022年第2季度第七次打破纪录，达到12亿美元。智能网卡占以太网适配卡端口总出货量的12%，是其有史以来的最高份额，也为整体营收增长作出贡献。
目前，所有相关的《基于FPGA的网口通信设计》都更新完毕，之前答应大家5月底完成更新，正好趁着这个周末完成了更新。
前面我们实现了FPGA板卡接收以太网的数据，但是里面的数据比较乱，而且可能出现无效帧，即便是有效帧，也不是所有数据都是我们要的，必须对数据进行筛选。本篇博客详细记录一下以太网数据的校验和筛选。
对于普通人来讲，时间就是大脑神经元中记忆碎片构建的意识。正是由于神经元的记忆特征，才能在“现在”随时的回忆“过去”。也就是说“过去”存在于“现在”之中，“过去”也就是“现在”，没有“现在”也就没有“过去”，更没有所谓的“将来”。
早在2022年2月时，当英特尔宣布其“Falcon Shores”项目以构建混合 CPU-GPU 计算引擎时，该项目允许在单个插槽中独立扩展 CPU 和 GPU 容量，英特尔似乎正准备用混合计算机与竞争对手英伟达和AMD正面交锋，英特尔将其称之为XPU，AMD称之为APU。
据我了解，目前国内很多大学是没有开设FPGA相关课程的，所以很多同学都是自学，但是自学需要一定的目标和项目，今天我们就去看看常春藤盟校Cornell University 康奈尔大学开设的FPGA项目课程，大部分课程是有源码的，而且和国内使用习惯类似都是Verilog开发，还是很有借鉴意义的。
目前，其他任何行业都没有像工业那样有明显的转向数字化需求。随着生产环境的不断变化，公司内部跨越部门沟通的日益增加，无论是人还是机器，公司所有参与方之间都会进行频繁的数据交换。以前只有单独的机器相互连接，而未来，从单个传感器到机器和完整系统，网络将无处不在。
自2017年以来，许多供应商都推出了智能网卡（SmartNIC）。预计到2024年，智能网卡市场将达到6亿美元，占整个以太网适配器市场的23％。供应商正在不断开发新的解决方案，以进入不断扩张的云数据中心市场和新兴的电信边缘市场。
在本公众号的前面文章中，曾经提到过，TSN(Time Sensitive Networking,TSN)和TTE(Time-Triggered Ethernet)的起源及应用领域，在那篇文章中，还提到了可以尝试着把TTE看作是密闭空间内使用的TSN的说法。事实上，这种说法是非常不准确的。二者虽然都对业务进行了是否实时性的区分，但实现时却采用了截然不同的两种方法。
这款 ARTIX-7 FPGA 开发平台采用核心板加扩展板的模式，方便用户对核心板的二开发利用。在底板设计上我们采用了 4 路千兆以太网接口和 4 路光纤模块接口，满足户的高速数据传输和交换的要求，是一款数据通信的“专业级”和"全能级“开发平为多路视频传输，多路网络和光纤通信及数据处理等应用提供了可能。相信这样的款产品非常适合从事数据通信和视频图像处理的学生、工程师等群体。
来源：内容由「网络交换FPGA」编译自「FCCM2020」，谢谢。FCCM2020在5月4日开始线上举行，对外免费。我们有幸聆听了其中一个有关100G开源NIC的介绍，我们对该文章进行了翻译，并对其中的开源代码进行了分析并恢复出基于VCU118的工程，通过实际测试感受到了第一款真正意义上的100G开源NIC的强大（很多100G的开源都是基于HLS等非HDL语言，尽管可以转化成HDL，但电路架构参考意义已经不大）。开源Verilog代码中每个.v文件都是所有的组合和时序分别用一个always模块描述，代码中高位宽分段处理方式，多级流水的架构等很多地方都是非常值得借鉴和学习的地方。我们认为，github是一个宝库。我觉得现在的研究生培养质量的评价其实就可以看开源项目的参与程度，这完全能反应出一个学生的自学能力和独立研究的能力。而一个科研工作者，尤其是搞工程或应用基础研究的，如果没有做出来一两个星数100以上的开源项目，就不算成功。欢迎感兴趣的同学一起交流讨论。以下先附上本次会议的视频
闲来无事，想了想写点东西，顺带着记录一下自己学习的过程，其中千兆以太网这个模块是之前的一个项目任务，已经实现，但是想着自己在这里面也遇到过许多坑，所以写点东西，避免后来者遇到相同的问题，以后尽量避免事后总结，要做到边做边总结；
随着不断提升的以太网带宽对总线吞吐率要求的提升，需要在芯片内部采用更高的主频、更大的总线位宽，但受制程及功耗影响，总线频率不能持续提升，这就需要在总线数据位宽方面加大提升力度。下图为Achronix公司在介绍400G以太网FPGA实现时给出的结论，对于400G以太网的数据处理，意味着数据总线位宽超过1024bit，时钟频率超过724MHz，传统的FPGA在实现时很难做到时序收敛。
本系列为FPGA系统性学习学员学习笔记整理分享，如有学习或者购买开发板意向，可加交流群联系群主。
FPGA 是英文 Field Programmable Gate Array 的缩写，即现场可编程门阵列，它是在 PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 (ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级时，不需额外地改变 PCB 电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本，因此获得了广大硬件工程师的青睐。
在基于FPGA的千兆以太网开发（1）和基于FPGA的千兆以太网开发（2）中介绍了以太网的基本信息和接口介绍，本节将下板一步步调试。
黑金 Cyclone 10 系列的高端 FPGA 开发平台（型号：AX1006/AX1016/AX1025）正式发布了， 3 个型号之间的差别就是 FPGA 所使用的芯片型号不同。
调研机构Dell'Oro Group美国时间12月7日发布最新的Ethernet Controller and Adapter Quarterly Report报告。第三季度以太网适配卡的出货量因供应限制未能增长。预计随着供应状况的缓解，以及智能网卡创造的增长机会，到2022年以太网适配卡出货量将恢复到两位数的增长。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储
