从2001年DDR内存面世以来发展到2019年的今天，已经走过了DDR、DDR2、DDR3、DDR4四个大的规格时代了（DDR5现在也出来了）。内存的工作频率也从DDR时代的266MHz进化到了今天的3200MHz。这个频率在操作系统里叫Speed、在内存术语里叫等效频率、或干脆直接简称频率。这个频率越高，每秒钟内存IO的吞吐量越大。但其实内存有一个最最基本的频率叫核心频率，是实际内存电路的工作时的一个振荡频率。它是内存工作的基础，很大程度上会影响内存的IO延迟。我今天想给大家揭开另外一面，这个叫核心频率的东东其实在最近的18年里，基本上就没有什么太大的进步。
问：看中了intel平台，就是不知道这择SNB还是这择IVB。内存搭配也犹豫，究竟是DDR3 1333好还是DDR3 1600好？
今年内存条价格涨了几倍，一根曾经最低200多块钱的金士ddr，最高涨到了1k，要知道，就早买了。 看到这张图，你应该知道我是多少需要一根内存条啊 内存条价格在18年，到19年会大降价，因为中国要做半导
内存有SD DDR和DDR2 DDR3之分，4种内存不能混用，拍前请确定自己的机器是用的什么内存，如果不能确定，可以用CPU-Z或者EVEREST这个软件检测一下！
在现代数字化时代，服务器的性能和能力变得越来越关键。随着数据处理和存储需求的不断增长，内存（RAM）在服务器性能中扮演着至关重要的角色。在过去的几十年里，内存技术经历了多次革命性的变革，其中包括DDR3、DDR4和DDR5等内存标准的推出。本文将深入探讨这三种内存标准，比较它们在性能、能效、适用场景等方面的差异，帮助您了解如何选择适合您服务器需求的内存。
[url]http://diy.pconline.com.cn/cpu/reviews/0706/1029812_11.html[/url]
8500S=1066 10600S=1333 12800S=1600 常见内存参数： PC2100是DDR 266内存 PC2700是DDR 333内存 PC3200是DDR 400内存 PC2-4200是DDRII 533内存 PC2-4300是DDRII 533内存 PC2-5300是DDRII 667内存 PC2-6400是DDRII 800内存 PC3-8500是DDR3 1066内存 PC3-10600是DDR3 1333内存 PC3-12800是DDR3 1600内存 PC3L-12800是
本篇作为有关DDR的相关知识的第一篇，先给出DDR的前生SDRAM以及演变DDR/DDR2/DDR3等的总体概念与区别，后面会细分技术细节。文章参考互联网以及国外各大网站以及文献，水平有限，若有疏漏，还请谅解。注：本文首发易百纳技术社区，FPGA逻辑设计回顾（9）DDR的前世今生以及演变过程中的技术差异[1]
DIMM：Dual-Inline-Memory-Modules,即双列直插式存储模块。168个引脚，64位。
NanoPi-NEO（http://www.friendlyelec.com.cn/nanopi-neo.asp）是一款基于全志H3的小体积核心板，我手里使用的是v1.4版本，如下。
本文首发自：FPGA逻辑设计回顾（10）DDR/DDR2/DDR3中的时序参数的含义[1]上篇文章：FPGA逻辑设计回顾（9）DDR的前世今生以及演变过程中的技术差异[2]有提到，制造商会以一系列由破折号隔开的数字来宣布存储时序（例如5-5-5-5、7-10-10-10等）。CAS延迟始终是这些序列中的第一个数字。
内存相信很多朋友都不会陌生，一般电脑内存越大越好。内存作为电脑必不可少的硬件之一，在装机或者给电脑升级的时候，也需要选择适合自己的内存。那么如何选择电脑内存？今天我们简单来聊聊内存小知识以及选购、使用常见问题等相关知识。
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。
数据选通，当进行数据读取时，对于DDR3来说是输出，边缘与读取的数据对齐。当进行数据写入时，对于DDR3来说是输入，中心与与写数据对齐。
使用ISE对 Xilinx 板子进行DDR3测试，从仿真篇、综合篇、设计篇、应用篇、最终提升五部分详细讲解，给出带图教程。
今天给大侠带来《基于FPGA的DDR3多端口读写存储管理设计》，作者：吴连慧，周建江，夏伟杰 南京航空航天大学 电子信息工程学院，南京 210016，话不多说，上货。
早期内存通过存储器总线和北桥相连，北桥通过前端总线与CPU通信。从Intel Nehalem起，北桥被集成到CPU内部，内存直接通过存储器总线和CPU相连。
经常有人会说支持DDR2的主板存在偷工减料的现象。事实上这是由于DDR2内存中使用了一项新的ODT技术，它可以在提高内存信号稳定性的基础上 节省不少电器元件。主板终结是一种最为常见的终结主板内干扰信号的方法。在每一条信号传输路径的末端，都会安置一个终结电阻，它具备一定的阻值可以吸收反 射回来的电子。但是目前DDR2内存的工作频率太高了，这种主板终结的方法并不能有效的阻止干扰信号。若硬要采用主板终结的方法得到纯净的DDR2时钟信 号会花费巨额的制造成本。
关于内存方面知识，大部分人、包括我自己也不是很懂，希望此篇文章能起到点作用，做硬件的就得把相关专业知识学牢了，尤其是专业术语。
内存的关键指标包括内存大小，速度，较低的工作电压和更快的访问速度。DDR5支持8Gb至64Gb的内存，并结合了3200 MT / s至6400 MT / s的多种数据速率。DDR5的工作电压从DDR4的1.2V进一步降低到1.1V。
ODT是什么鬼？为什么要用ODT？在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准（JESD79-3A）之后，总算有点了头绪，下面来整理整理。
电脑的配置，主要看CPU、显卡、主板、内存、硬盘、显示器等，而笔记本的话就看它的品牌就行了。国外的有HP、apple、松下、东芝等，不过顾客口碑和质量比较硬的是DELL和HP这两个品牌；国产的有：宏基、清华紫光、清华同方、神州、海尔、联想、八亿时空等。
三四十买了一个矿机主板，ddr3的芯片和flash的型号认不全，找了一些资料，如下
嗯，上个暑假在电脑城，两个星期赚了千把块，就给老Y小小升级了一下，买了一条三星2G DDR3 1333内存和一块日立7K500硬盘
核心板搭载了4块镁光DDR3内存，2片与PS相连，另外2片与PL相连，单片DDR3内存大小为512MB，其型号为：MT41K256M16XX-125。
1984年，东芝公司的发明人舛冈富士雄首先提出了快速闪存存储器（此处简称闪存）的概念。特点是非易失性，其记录速度也非常快，同时体积小，因此后来被广泛运用于数码相机，掌上电脑，MP3、手机等小型数码产品中。 Intel是世界上第一个生产闪存并将其投放市场的公司，当时为NOR闪存。 1989年日立公司于研制了NAND闪存，逐渐替代了NOR闪存。 PC上的SSD和手机的ROM，本质上是一家人，都是NAND闪存。
做生信分析的人越来越多，但并不是每个人都有足够的计算资源。云计算是个好东西，但它的成本优势更多体现在大数据处理上，每天需要处理几十几百 TB 甚至 PB 级别的数据时，云计算才会比自建维护机房要划算得多。如果处理的数据不大，自己组装个服务器要划算得多。
很多朋友都问刚买的DDR3是不是真的啊，买的是1600的怎么看工作在1066频率下之类的问题。。。我来开个贴统一回答下内存问题吧。。 首先现在很多DDR3主板BIOS默认是533档内存，也就是DDR3 1066内存来确保最大兼容性，所以即使你买的是1600的也会默认工作在1066频率下，那我们如何设置呢，下面来看我的图吧(配置是550+770T-UD3P+OCZ 1600 2G*2 白金超频条)。 [::艾泽拉斯国家地理 BBS.NGACN.CC::] 1. 首先进入BIOS~~~开机或重启按DEL键(一下一下按) 看到这个画面选择Set memory clock 里的manual [ ./mon_201002/27/334_4b88966fb3047.jpg ] 2 然后下面的memory clock就可以选择内存工作档了，比如默认是533(实际为1066频率，即533*2=1066)，然后你就可以选择你的内存工作档，比如你是1333，选择666. 如果是1600的内存，选择800。
本文对 Xilinx v7中提供的 DDR3 控制器 IP 核模块进行例化，实现基本的 DDR3读写操作。并使用在线逻辑分析仪查看有规律变化的 DDR3 数据读写时序。
“全志芯片合集”正式上线立创开源硬件平台，涵盖多系列全志芯片，内容包含开源智能家居、游戏掌机等多个领域的开源应用工程。
app_cmd和app_addr有效，且app_en拉高，app_rdy拉高，则该指令成功发送给DDR3控制器，若是在app_cmd、app_addr、app_en都有效时，app_rdy为低，那么必须保持app_cmd、app_addr、app_en的有效状态直到app_rdy拉高，指令才会成功发送给DDR3控制器。
这一年来有关国内公司进军内存产业的消息甚嚣尘上，紫光公司凭借原有的英飞凌、奇梦达基础在DDR3内存上已经作出了突破，小批量生产了DDR3内存，下半年还会推出更主流的DDR4内存芯片，正在努力追赶国际主流水平。但是放眼整个内存市场，DDR5内存很快就要来了，更可怕的是未来即便是DDR5内存也很可能被更新的技术淘汰。
内存上一般都会标注内存容量以及频率等，如果您是新购买的内存，或者台式电脑，那么就可以拿出来看看，我们可以通过看内存表面铭牌标注即可知道，如下图：
本篇文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是属于学习的过程，还是可以经历经历的。
内存上一般都会标注内存容量以及频率等，如果您是新购买的内存，或者台式电脑，那么就可以拿出来看看，我们可以通过看内存表面铭牌标注即可知道
IDO-SOM2D01 是基于 SigmaStar SSD201 SoC（ARM Cortex A7 内核）的超小型 SOM （System On Module）模块。模块在 2.95CM x 2.95CM 的 PCB 面积上整合 WIFI, NAND 以 及电源管理电路，可应用于智能显示，楼宇对讲室内机，医疗电子，语音识别家电应用以 及物联网智能网关等领域，核心板进行了严格的电源完整性和信号完整性仿真设计，通过 各项电磁兼容、温度冲击、高温高湿老化、长时间存储压力等测试，稳定可靠，批量供 货。
本文使用 IP 核自动生成的 DDR3 仿真测试激励对 DDR3 的 IP 核进行仿真。如图所示，打开路径.......\DDR3_test\DDR3_test.srcs\sources_1\ip\mig_7series_DDR3\
香蕉派 BPI-F2P 是采用[https://www.sunplus.com/ '''Sunplus'''] 工业级芯片方案设计, 是完全按照工业级应用标准设计的开发板. 使用 Plus1(sp7021) 芯片设计，跟[[Banana Pi BPI-F2S]]采用同样主控芯片, 支持PoE网线供电功能,支持一路 RS232，一路RS485 .你可以让一款真正的工业控制网关完成你想的产品设计。
本文对 Xilinx V7 XC7VX485T-FFG1927 Vivado 中提供的 DDR3 控制器 IP 核模块进行例化，实现基本的 DDR3读写操作。通过 IP 核自动生成的测试脚本实例实现对 DDR3 IP 核的仿真。DDR3控制器IP核内部模块及其与FPGA逻辑、DDR3芯片的接口框图如图1所示。DDR3控制器包括用户接口（User Interface）模块、存储器控制器（Memory Controller）模块、初始化和校准（Initialization/Calibration）模块、物理层（Physical Layer）模块。用户接口模块用于连接 FPGA 内部逻辑；存储器控制器模块实现 DDR3 的主要读写时序和数据缓存交互；初始化和校准模块实现 DDR3 芯片的上电初始化配置以及时序校准；物理层模块则实现和 DDR3 芯片的接口。
MCU集合了FLASH、RAM和一些外围器件。MPU的FLASH和RAM则需要设计者自行搭建，当然MCU也可以外扩。MPU的电路设计相对MCU较为复杂。
从RISCV生态的角度上来看，D1哪吒开发板确实是一块不错的可以研究很深的开发板。本文主要从研究D1启动流程的角度出发，探索一下D1的裸机开发实践。对于研究D1的底层裸机开发，首先需要知道可以玩那些东西，也可以对RISCV相关的软件生态有比较透彻的理解，本文会从spl阶段到opensbi阶段以及后续阶段做一个简单的分析。
我们知道使用DDRSDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。
🍅 作者主页：不吃西红柿 🍅 简介：CSDN博客专家🏆、信息技术智库公号作者✌。简历模板、职场PPT模板、技术难题交流、面试套路尽管【关注】私聊我。 今日重点： ① 学会查看linux各种状态，包括：网络IO、磁盘、CPU、内存等； ② 学会理解命令所代表的含义，能够迅速发现集群存在的问题。 1、核心命令 linux 监控网络IO、磁盘、CPU、内存： CPU：vmstat 、sar –u、top 磁盘IO：iostat –xd、sar –d、top 网络IO：iftop -n、ifs
Q：有什么需求？ A：跑耗资源的科学运算。 Q：为什么捡垃圾？ A：因为穷。 Q：怎么捡垃圾？ A：全能的淘宝。
“玩的次数多了自然就会了”笔者一直都对这句话深信不疑，小编我也是一个爱玩的人，从小参加各种极限运动，上学逃课去网吧，下课依然逃课去网吧！而现在上班了玩DIY，下班了玩车。
领取专属 10元无门槛券
手把手带您无忧上云
