本文介绍了DM368 NAND Flash启动的原理,并且以DM368 IPNC参考设计软件为例,介绍软件是如何配合硬件实现启动的。
以Hi3536为例 SDRAM的地址范围: 40000000 – 43FFFFFF (实际DDR是4Gbit,MPP和OS共用) 相应海思的型号DDR范围到此目录寻找:01.software/board/document_cn/Hi3518EV20X/Hi3516CV200 SDK 安装以及升级使用说明.txt Flash型号MX25L25635F(32MB);block(32k或64k);
本文介绍了DM368 NAND Flash启动的原理,并且以DM368 IPNC参考设计软件为例,介绍软件是如何配合硬件实现启动的.
在之前使用 S3C2440 开发板移植 Linux 3.4.2 内核时,修改了很多关于 c 文件去适配开发板,和开发板相关的文件放在arch/arm/mxch-xxx目录下,因此 linux 内核 arm 架构下添加了很多开发板的适配文件:
U-boot是一种开源bootloader, 作用是用来引导操作,以及给开发人员提供测试调试工具。本身算是个精简的Linux系统,主要是负责硬件的初始化和引导,本身带有一些工具,作为引导程序,常作为嵌入式设备的引导。当真正的系统开始运行的时候U-boot就把管理权限交了出去。
在ZYNQ的PS侧存在Cache,CPU与DDR之间通过Cache进行交互,数据暂存在Data cache中,在处理器对DDR进行写数据操作时,如果不将数据通过Cache送入DDR,DDR中的数据不会变化。
我们在做项目过程中,常常听到“对齐”这个词,“对齐”简单理解就是某个量值可以被某个颗粒度整除。
参考博文: http://blog.51cto.com/9291927/1791237
在 AXIS 总线数据输入阶段, DataMover 的 tready 信号并不会总处于高电平的接收就绪状态,会在一段时间内为低电平,这就要求主机在 tready 为低电平时,hold 住当前要传输的数据,直到 tready 恢复高电平。
🚀🚀这个地方的代码还是很简单的,主要就是去哪找CCM的地址,不过也不算难找,比如CCGR0,就是0x020c4068。
段是程序的组成元素。将整个程序分成一个一个段,并且给每个段起一个名字,然后在链接时就可以用这个名字来指示这些段,使得这些段排布在合适的位置。
在ZYNQ的地址分配中,可以将每一个Slave接口定义为一个存储器映射,其由一个或多个地址块(目前只遇到过一个地址块),存储区和子空间映射元素组成,可以通过从属接口访问存储器映射(典型的比如DMA应用)。
本节介绍一个米联客DDR3读写测试的工程,把一些难以理解的代码进行了注释,如果哪里有问题的话,感谢大家指出,最后对波形进行分析。
DDR端的数据通过AXI总线进行数据传输。在前面章节介绍了DDR数据读写模块的设计(aq_axi_master),本章节中便对这个axi的读写模块进行测试。在测试中,先向ddr的某个地址中写入数据,然后再将该地址的数据读取出来,通过串口将此数据发送到电脑端,以此验证ddr数据的读写是否正确。
经过摄像头获取到图像数据后,经过图像数据的预处理后,将图像数据缓存到ddr中。显示模块再从DDR中读取图像数据,显示到显示屏上。
进入 uboot 的命令行模式以后输入“help”或者“?”,然后按下回车即可查看当前 uboot 所支持的命令,如下图所示:
内存容量 = L-Bank 个数 * L-Bank 容量 L-Bank 个数 一般 是 4 个 L-Bank 容量 = 单元格数目 * 单元格容量 内存容量 = 4 * L-Bank 单元格数目 * 单元格容量
原文链接:https://bbs.aw-ol.com/topic/3021/ 作者@caoxuetian
之前介绍的PCIe实物模型为PIO模式,可编程PIO模式,软件控制CPU在主机总线上发起一个存储器或IO读写总线周期,并以映射在PCIe设备地址空间的一个地址为目标,根据PCIe总线宽度的区别,在每个时钟周期内可以传输4个或者8个字节的数据。传输效率低且占用CPU周期。
前段时间接到一个兄弟 Team 反馈,发现在他们设计的一批板子跑一个他们开发的工程(为了后面描述方便,我们简称 SLT 工程)的时候,很容易出现文件系统挂载失败或者文件系统被损坏的情况,说排查了很久没有头绪,希望能协助支援下。找到负责追踪该问题的工程师了解到大概情况如下:
转载:http://blog.csdn.net/olei_oleitao/article/details/7919307
要想理解单片机是如何运行程序的,首先需要了解单片机的组成。本文以80C51单片机为例,给大家讲一讲程序在单片机中是如何运行的。
[url]http://diy.pconline.com.cn/cpu/reviews/0706/1029812_11.html[/url]
DVIIN1_CLK为输入视频源的随路时钟,用于检测分辨率的时钟,行分辨率的检测从视频源的数据有效信号DVIIN1_DE的上升沿开始计数,直到DVIIN1_DE的下降沿对HsNum锁存输出。列分辨率的检测的是一个DVIIN1_HS有效期间检测DVIIN1_DE的上升沿或者下降沿个数(实现方式如下),然后在DVIIN1_HS的下降沿将VsNum锁存输出。
NOR FLASH硬件原理参考:https://blog.csdn.net/qq_16933601/article/details/102653367
Windows 开发环境: Windows 7 64bit 、Windows 10 64bit
Windows开发环境:Windows 7 64bit、Windows 10 64bit
“基于 ARM Cortex-M3 处理器与 FPGA 的实时人脸检测 SOC”的概述请看《基于 ARM Cortex-M3 处理器与 FPGA 的实时人脸检测 SOC(查看公众号上篇内容)》,本篇文章是对“基于 ARM Cortex-M3 处理器与 FPGA 的实时人脸检测 SOC”中涉及到的技术细节的介绍,希望您能有所收获。
号外,号外。。。深圳风火轮科技又推出新品啦--youyeetoo X1。youyeetoo X1 是一款由深圳风火轮科技推出的x86架构单板电脑(SBC),可运行全功能版的windows和Linux, 具备低成本,高性能的特点(11代Intel CPU N5105),它主要面向AIOT和自动控制 市场,尺寸只有手掌大(115 * 75mm),接口却非常丰富,内置了3路串口UART,2路HDMI,6路USB口、1路I2C、1路SPI、5路GPIO等 AIOT物联网常用的接口,还能接7寸MIPI触摸屏。
系统的异常级别对于arm芯片来说非常的重要,对于操作系统层面上来说,理解芯片的体系架构,将很容易的进入状态,随心所欲的去玩转芯片,对于做应用来说,熟悉芯片的体系架构,可以解决非常棘手的问题,比如系统的安全还有就是实时性响应问题。比如我们的手机指纹加密数据,实际上是在安全模式下的,此时对于运行在非安全模式下的操作系统,其实是获取不到指纹的数据的,只是处理安全模式下发送过来的结果,类似的还有支付安全。
本文主要介绍AM64x的Cortex-A53、Cortex-M4F和Cortex-R5F核心程序自启动使用说明。默认使用AM6442进行测试演示,AM6412测试步骤与之类似。
AD7606是ADI公司的16位、8通道同步采样AD芯片,并行采样率高达200KSPS(AD7616是16位、16通道、1MSPS)。在电力线路测量和保护系统中,需要对多相输配电网络的大量电流和电压通道进行同步采样,AD7606是目前电力系统中最常用的ADC采样芯片之一。
写的是Zynq 7000系列的,arm有两个核。主要有AMP和SMP两种方式,SMP是两个核运行一个操作系统,跑LINUX的话,使能SMP,资源会自动分配给两个核运行。AMP是两个核独立运行,每个核可以运行操作系统也可以裸机运行。
(1)使用实验证明:中断驱动的输入、输出可以中断一个正在运行的程序,执行中断服务程序,返回被中断的程序,从被中断位置下一个地址继续执行(好像什么也没发生似的)。
希望这些能对想要学习嵌入式、进入嵌入式行业和那些刚学习嵌入式不久的朋友有所帮助。 如果你是在嵌入式开发阶段或者正在选型阶段,遇到了什么需求、问题以及经验感想,欢迎在评论区和大家分享!本文测试内容包含系统启动测试、文件传送测试、LED测试、按键测试、按键测试、时钟设置测试、DDR读写测试等。
获取电脑网卡的硬件地址。就是Linux下运行ifconfig出来的硬件地址。直接上代码:
2021年6月底,中国科学院计算所研究员包云岗在首届 RISC-V 中国峰会上发布了国产开源高性能 RISC-V 处理器核心——香山,受到了广泛关注。 香山是由中科院计算所、鹏城实验室支持,通过中国开放指令生态(RISC-V)联盟联合业界企业一起开发的一款开源高性能 RISC-V 处理器核。它的架构代号以湖命名,第一代为“雁栖湖”,第二代为“南湖”。原先,“雁栖湖”计划于去年7月流片,但受到全球芯片产能的影响,研发受阻,结果迟迟未出,香山也逐渐退出大众视野。 但就在昨天,也就是虎年元宵节,香山项目的主要负责
从RISCV生态的角度上来看,D1哪吒开发板确实是一块不错的可以研究很深的开发板。本文主要从研究D1启动流程的角度出发,探索一下D1的裸机开发实践。对于研究D1的底层裸机开发,首先需要知道可以玩那些东西,也可以对RISCV相关的软件生态有比较透彻的理解,本文会从spl阶段到opensbi阶段以及后续阶段做一个简单的分析。
主要是涉及的命令是:磁盘分区、磁盘文件加载、内核引导、二进制文件加载、跳转命令、磁盘文件系统格式等等。
直接和kernel编译在一起,生成zImage-dtb,dtb的位置在kernel起始地址偏移0x2C的位置,然后和kernel一起打包到bootimage里。
NanoPi-NEO(http://www.friendlyelec.com.cn/nanopi-neo.asp)是一款基于全志H3的小体积核心板,我手里使用的是v1.4版本,如下。
随着ARM处理器性能不断增强,当前越来越多产品都倾向尽量用单一架构的高性能ARM平台来满足产品的不同功能要求。但是,在工业应用领域还是要面对一些实时控制和通讯的要求,单一系统架构无法完全满足。面对复杂的工业应用场景,创龙科技推出了基于NXP i.MX 8M Mini设计的工业核心板和评估板,提供了四核Cortex-A53 + 单核Cortex-M4异构多核的组合使用方法,使Cortex-M4发挥出MCU实时控制性的特性,从而满足复杂的工业应用场景。
U-Boot 是一个主要用于嵌入式系统的引导加载程序,可以支持多种不同的计算机系统结构。
risc-v的架构有着非常鲜明的特点,如果看过arm,aarch64,mips等架构的一些架构手册的基础知识,再看risc-v的芯片的架构设计,就会觉得非常有意思,可以找到一些影子,但是又比这些架构设计简洁的多。当我看完aarch64的芯片手册,再看risc-v的boot时,设计思想竟然可以做一些对比,同样去看risc-v和mips的寄存器,也可看到高度的一致性。对于x86的架构我未曾深入了解,但是在risc-v上应该也可以找到一些设计元素。总体说来,risc-v的架构设计集合了各种架构的设计的优点。我突然觉得这种堆叠即模块的设计思想,在当前iot物联网发展的如火如荼的时代又要被赋予最新的使命了。我十分看好risc-v的设计思想,也期待着与软件界的Linux一样,发展的繁荣昌盛。
作用: 确定用于启动的设备; 从启动的设备的位置搬移一小段代码(4k/8k/16k)到RAM中运行,即SPL;
参看:UG: DaVinci PSP Installation on DM36x EVM
v85x 平台包括了 V853, V853s, V851s, V851se。 s后缀代表芯片内封了DDR内存,e后缀代表芯片内封 ephy。拥有 Cortex-A7 core@900MHz, RISC-V@600MHz 和一个 0.5TOPS(VIP9000PICO_PID0XEE, 567MACS, 576 x 348M x 2 ≈ 500GOPS) 的 NPU。其中的 RISC-V 小核心为 平头哥玄铁E907
想必RT-Thread系统大家不陌生了,RT-Thread Smart(简称 rt-smart)是基于 RT-Thread 操作系统衍生的新分支,面向带 MMU,中高端应用的芯片,例如 ARM Cortex-A 系列芯片,MIPS 芯片,带 MMU 的 RISC-V 芯片等。rt-smart 在 RT-Thread 操作系统的基础上启用独立、完整的进程方式,同时以混合微内核模式执行。
OLED显示屏在是智能手环,智能手表上用的非常的多,功耗低,不刺眼,优点特别多。本篇文章就介绍,在Linux系统里如何使用OLED显示屏,要使用OLED显示屏,大致分为两步: (1) 针对OLED显示屏编写一个驱动 (2) 编写应用层程序进行测试。
本文主要分享一个Cache一致性踩内存问题的定位过程,涉及到的知识点包括:backtrace、内存分析、efence、wrap系统函数、硬件watchpoint、DMA、Cache一致性等。
领取专属 10元无门槛券
手把手带您无忧上云