DDR1 主要包括 DDR1a、DDR1b、DDR1c、DDR1d 和 DDR1e 五个亚型，亚型的不同主要是由跨膜激酶蛋白的 mRNA 选择性剪接所导致，而 DDR2 至今尚未发现其它亚型。DDRs 在人和小鼠组织中表达广泛，涉及细胞形态的形成、分化、增值、黏附、迁移和侵袭。大量的研究表明，DDR1 和 DDR2 是多种炎性细胞因子分泌的关键介质 [1-3] ，在多种炎症性疾病中失调，如动脉粥样硬化、骨关节炎、器官纤维化。胶原诱导的 DDR1b 的激活可以显著促进巨噬细胞在炎症反应过程中产生白细胞介素 8( IL-8 )、巨噬细胞炎性蛋白 1α (MIP-1α) 和单核细胞趋化蛋白 1 (MCP-1)。DDR1 敲除的小鼠可以降低脂多糖（LPS）诱导的趋化因子分泌，并使死亡率降低。小分子 DDR1 抑制剂可以减少炎性细胞因子的释放，在小鼠炎症模型中明显的治疗效果。
内存容量 = L-Bank 个数 * L-Bank 容量 L-Bank 个数 一般 是 4 个 L-Bank 容量 = 单元格数目 * 单元格容量 内存容量 = 4 * L-Bank 单元格数目 * 单元格容量
本篇作为有关DDR的相关知识的第一篇，先给出DDR的前生SDRAM以及演变DDR/DDR2/DDR3等的总体概念与区别，后面会细分技术细节。文章参考互联网以及国外各大网站以及文献，水平有限，若有疏漏，还请谅解。注：本文首发易百纳技术社区，FPGA逻辑设计回顾（9）DDR的前世今生以及演变过程中的技术差异[1]
TMS320DM368 是德州仪器公司（TI）于2010 年4 月推出的新一代基于Davinci 技术的高清视频处理器，内部集成了一颗 ARM 内核和两个视频图像协处理器，同时内部还集成了一个视频处理子系统和丰富的系统外设[31]。芯片采用的 65nm 的制造工艺技术，性能稳定，成本低，单片价格约为 100RMB。ARM 内核是基于 ARM926EJ-S 的 RISC处理器，是整个 TMS320DM368 处理器的核心，执行整个系统的控制功能。两个视频图像协处理器分别为高清视频编解码处理器 HDVICP(HD Video Imagging Co-Processor)和 MJCP(MPEG-4 JPEG Co-Processor),支持 H.264、MPEG-2、MPEG-4、MJPEG 以及 VC1 等视频格式的编解码[32]，HDVICP 最高可支持 1080p@30pfs 的高清视频 H.264 格式编码，MJCP 最高支持 1080p@25pfs 的 MPEG4 格式编码，功能十分强大。视频处理子系统 VPSS（Video Processing Subsystem）中包括视频处理前端 VPFE（Video Processing Front End）和视频处理后端 VPBF（Video Processing Back End）。视频处理前端包含有图像传感器接口、图像管道接口、图像管道，支持噪声过滤、视频稳定、自动白平衡、自动对焦、自动曝光、人脸检测以及边缘增强等影像增强技术，可显著提升视频处理的智能化水平[33]。视频处理后端包括屏幕显示、视频编码器和数字LCD控制器，不仅可将多个窗口的视频数据混合显示，同时还支持模拟 SDTV、数字 HDTV 和数字 LCD 等多种形式的视频输出。DM368 内部集成了多种常用的外设控制器，提供了丰富的外设接口，可实现视频编解码应用中与大多数外设器件的无缝连接。DM368的结构功能框图如图3.1 所示。
经常有人会说支持DDR2的主板存在偷工减料的现象。事实上这是由于DDR2内存中使用了一项新的ODT技术，它可以在提高内存信号稳定性的基础上 节省不少电器元件。主板终结是一种最为常见的终结主板内干扰信号的方法。在每一条信号传输路径的末端，都会安置一个终结电阻，它具备一定的阻值可以吸收反 射回来的电子。但是目前DDR2内存的工作频率太高了，这种主板终结的方法并不能有效的阻止干扰信号。若硬要采用主板终结的方法得到纯净的DDR2时钟信 号会花费巨额的制造成本。
从2001年DDR内存面世以来发展到2019年的今天，已经走过了DDR、DDR2、DDR3、DDR4四个大的规格时代了（DDR5现在也出来了）。内存的工作频率也从DDR时代的266MHz进化到了今天的3200MHz。这个频率在操作系统里叫Speed、在内存术语里叫等效频率、或干脆直接简称频率。这个频率越高，每秒钟内存IO的吞吐量越大。但其实内存有一个最最基本的频率叫核心频率，是实际内存电路的工作时的一个振荡频率。它是内存工作的基础，很大程度上会影响内存的IO延迟。我今天想给大家揭开另外一面，这个叫核心频率的东东其实在最近的18年里，基本上就没有什么太大的进步。
[url]http://diy.pconline.com.cn/cpu/reviews/0706/1029812_11.html[/url]
本项目是基于全志V3S的随身终端（类似MP4），命名为V3S-PI，开发板使用四层板制作，全板采用0603电容电阻，相较于0402，制作更为方便，同时成本可压缩至100以内。
早期内存通过存储器总线和北桥相连，北桥通过前端总线与CPU通信。从Intel Nehalem起，北桥被集成到CPU内部，内存直接通过存储器总线和CPU相连。
经常有人会说支持DDR2的主板存在偷工减料的现象。事实上这是由于DDR2内存中使用了一项新的ODT技术，它可以在提高内存信号稳定性的基础上节省不少电器元件(个人想法：ODT会增加功耗的阿)。主板终结是一种最为常见的终结主板内干扰信号的方法。在每一条信号传输路径的末端，都会安置一个终结电阻，它具备一定的阻值可以吸收反射回来的电子。但是目前DDR2内存的工作频率太高了，这种主板终结的方法并不能有效的阻止干扰信号。若硬要采用主板终结的方法得到纯净的DDR2时钟信号会花费巨额的制造成本。
内存的关键指标包括内存大小，速度，较低的工作电压和更快的访问速度。DDR5支持8Gb至64Gb的内存，并结合了3200 MT / s至6400 MT / s的多种数据速率。DDR5的工作电压从DDR4的1.2V进一步降低到1.1V。
简单点来说，UBL 主要功能是实现将 U-boot 代码拷贝到 DDR2 内存中，建立运行环境并引导U-boot。
本文首发自：FPGA逻辑设计回顾（10）DDR/DDR2/DDR3中的时序参数的含义[1]上篇文章：FPGA逻辑设计回顾（9）DDR的前世今生以及演变过程中的技术差异[2]有提到，制造商会以一系列由破折号隔开的数字来宣布存储时序（例如5-5-5-5、7-10-10-10等）。CAS延迟始终是这些序列中的第一个数字。
IDO-SOM2D01 是基于 SigmaStar SSD201 SoC（ARM Cortex A7 内核）的超小型 SOM （System On Module）模块。模块在 2.95CM x 2.95CM 的 PCB 面积上整合 WIFI, NAND 以 及电源管理电路，可应用于智能显示，楼宇对讲室内机，医疗电子，语音识别家电应用以 及物联网智能网关等领域，核心板进行了严格的电源完整性和信号完整性仿真设计，通过 各项电磁兼容、温度冲击、高温高湿老化、长时间存储压力等测试，稳定可靠，批量供 货。
内存上一般都会标注内存容量以及频率等，如果您是新购买的内存，或者台式电脑，那么就可以拿出来看看，我们可以通过看内存表面铭牌标注即可知道，如下图：
内存有SD DDR和DDR2 DDR3之分，4种内存不能混用，拍前请确定自己的机器是用的什么内存，如果不能确定，可以用CPU-Z或者EVEREST这个软件检测一下！
内存上一般都会标注内存容量以及频率等，如果您是新购买的内存，或者台式电脑，那么就可以拿出来看看，我们可以通过看内存表面铭牌标注即可知道
DIMM：Dual-Inline-Memory-Modules,即双列直插式存储模块。168个引脚，64位。
SOM-XQ138基于TI OMAP-L138定点/浮点DSP C674x+ARM9处理器，双核主频456MHz，C6000 DSP + ARM设计的工业级核心板；
ODT是什么鬼？为什么要用ODT？在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准（JESD79-3A）之后，总算有点了头绪，下面来整理整理。
我们知道使用DDRSDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。它大大增加了主板的制造成本。实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。DDR2可以根据自己的特点内建合适的终结电阻，这样可以保证最佳的信号波形。使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。
开放封闭原则，核心思想：软件实体应该是可扩展，而不可修改的。也就是说，对扩展是开放的，而对修改是封闭的。 体现在两个方面： 1、对扩展开放，意味着有新的需求和变化时，可以对现有代码进行扩展，以适应新的情况。 2、对修改封闭，意味着类一旦设计完成，就可以独立完成其工作，而不要对类进行任何修改。 == 辛辛苦苦写好的代码，测试也通过了，就不要再改了嘛，一改动就可能发生错误，或者是不希望的修改，至少还需要在测试一遍吧。如果改一处会引发好多的错误的话，那就更不要改了。不
IDO-SOM2D01 是基于 SigmaStar SSD201 SoC（ARM Cortex A7 内核）的超小型 SOM （System On Module）模块。模块在 2.95CM x 2.95CM 的 PCB 面积上整合 WIFI, NAND 以及电源管理电路，可应用于智能显示，楼宇对讲室内机，医疗电子，语音识别家电应用以 及物联网智能网关等领域，核心板进行了严格的电源完整性和信号完整性仿真设计，通过 各项电磁兼容、温度冲击、高温高湿老化、长时间存储压力等测试，稳定可靠。
2006年5月，AMD将桌面处理器接口升级成了新的Socket AM2，以提供对DDR2内存的支持，此后为支持HT3.0总线和DDR3内存又相继引入了Socket AM2+和Socket AM3两种接口，但幸运的是，三种接口保持了很好的向下兼容性，新接口处理器完全可以在旧接口主板上正常使用，唯一的损失就是无法支持新特性，比如AM3处理器搭配AM2+主板就只能使用DDR2内存。这和Intel LGA775同一接口、不同电气规范互不兼容形成了鲜明对比。
本项目于去年4月首次发布，是基于V831的AI相机开源项目，经过几个版本的迭代，最终运用了叠层的设计来实现AI摄像头+掌控板的奇葩组合。
原文链接：https://bbs.aw-ol.com/topic/3021/ 作者@caoxuetian
本文介绍了DM368 NAND Flash启动的原理，并且以DM368 IPNC参考设计软件为例，介绍软件是如何配合硬件实现启动的。
计算机的性能主要取决于什么什么主要取决于电脑的性能，一台计算机的性能主要取决于字长、运算速度(每秒可以执行的指令数)、内存容量、外部内存容量、I/O速度、视频内存、硬盘速度、CPU主频(CPU内核的时钟频率)。
本文介绍了DM368 NAND Flash启动的原理,并且以DM368 IPNC参考设计软件为例,介绍软件是如何配合硬件实现启动的.
参看：UG: DaVinci PSP Installation on DM36x EVM
电脑的配置，主要看CPU、显卡、主板、内存、硬盘、显示器等，而笔记本的话就看它的品牌就行了。国外的有HP、apple、松下、东芝等，不过顾客口碑和质量比较硬的是DELL和HP这两个品牌；国产的有：宏基、清华紫光、清华同方、神州、海尔、联想、八亿时空等。
NanoPi-NEO（http://www.friendlyelec.com.cn/nanopi-neo.asp）是一款基于全志H3的小体积核心板，我手里使用的是v1.4版本，如下。
在2009年金融危机的那段日子里，也许每位IT爱好者都记得，内存、CPU、主板是多么多么的廉价。而也正是在那段时间里，各大IT卖场的生意并没有显得特别的冷清。也许很多人到现在也还在懊恼，当时为什么没有大胆一点出手。而到了2009年国庆前的一两周，笔者偶然得知内存的价格开始坐上了火箭，每天攀升。一时间，内存的价格堪比黄金。
虽然 lshw 命令（ 列出硬件(list hardware)，读作 “ls hardware”）远不是每个人最先学会的 50 个 Linux 命令之一，但它可以提供很多系统硬件的有用信息。
最近公司在进行FPGA国产化方案的准备工作，正在做市场的调研，也约了国内几家FPGA厂商的市场工程师来交流。
IDO-CTB2D43 主板，配备 SigmaStar 双核 Cortex-A7 处理器，主频高达 1.2GHz，32KBI-Cache/32KBD-Cache/256KB L2-缓存，内置 Neon 和 FPU，内存管理支持 DMA 引擎。集成 H.264/AVC 和 H.265/HEVC 解码器，支持最大分辨率 FHD（1920x1080）/60 帧解码。
今天给大家介绍的是nature biotechnology上有关分子生成的文章"Deep learning enables rapid identification of potent DDR1 kinase inhibitors"。文章发表于2019年9月。
本文讲述了如何编译uboot并进行配置，对编译过程中遇到的问题进行解决，此外还对uboot的结构进行了简介
内存相信很多朋友都不会陌生，一般电脑内存越大越好。内存作为电脑必不可少的硬件之一，在装机或者给电脑升级的时候，也需要选择适合自己的内存。那么如何选择电脑内存？今天我们简单来聊聊内存小知识以及选购、使用常见问题等相关知识。
关于内存方面知识，大部分人、包括我自己也不是很懂，希望此篇文章能起到点作用，做硬件的就得把相关专业知识学牢了，尤其是专业术语。
一：SDRAM SDRAM（Synchronous Dynamic Random Access Memory），同步动态随机存储器，同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。 SDRAM的一些参数： （1）容量。SDRAM的容量经常用XX存储单元×X体×每个存储单元的位数来表示。例如某SDRAM芯片的容量为4M×4×8bit，表明该存储器芯片的容量为16 M字节。或12
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。
转载：http://blog.csdn.net/olei_oleitao/article/details/7919307
在计算机的组成结构中，有一个很重要的部分，就是存储器。存储器是用来存储程序和数据的部件，对于计算机来说，有了存储器，才有记忆功能，才能保证正常工作。
2021年10月29日，澜起科技宣布其DDR5第一子代内存接口及模组配套芯片已成功实现量产。该系列芯片是DDR5内存模组的重要组件，包括寄存时钟驱动器 (RCD)、数据缓冲器 (DB)、串行检测集线器 (SPD Hub)、温度传感器 (TS) 和电源管理芯片 (PMIC)，可为DDR5 RDIMM、LRDIMM、UDIMM、SODIMM等内存模组提供整体解决方案。 随着信息技术的飞速发展，内存技术现已发展至DDR5世代。作为业界领先的内存接口芯片组供应商和JEDEC内存标准的积极贡献者，澜起科技专注于内存
今年开了计算机组成的课，emmmm，没想到是用FPGA学。都这么潮了吗？我一直以为就是51随便搞搞。。。
数据选通，当进行数据读取时，对于DDR3来说是输出，边缘与读取的数据对齐。当进行数据写入时，对于DDR3来说是输入，中心与与写数据对齐。
今天介绍2020年1月30日发表在Nature Biotechnology上的评论，作者为Relay Therapeutics公司的Walters和Murcko，该论文评价了当前几种基于AI的药物生成模型存在的问题。同时，该期刊同期发表了Insilico Medicine的CEO Alex Zhavoronkov 和多伦多大学Alán Aspuru-Guzik对于该评论的回复。
WT-ARM9X25-S2 核心模块是基于 ATMEL AT91SAM9X25 ARM9 处理器的工业级嵌入式核心板卡，采用表贴式邮票口封装, 4cm X 4cm 超小尺寸, 108 引脚。该产品主要面向工业控制,仪表仪器,医疗电子,物联网网关等应用, 可以帮助客户快速开发高可靠性产品。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
实时音视频
即时通信 IM
对象存储
