Windows开发环境：Windows 7 64bit、Windows 10 64bit
CAN(Controller Area Network)总线是嵌入式设备最为常用的接口之一，常用于汽车以及工业自动化等嵌入式领域，因此本文就基于嵌入式Linux演示使用CAN总线进行通讯测试。
NXP iMX8已经正式发布，相较于之前NXP i.MX系列的主力产品iMX6，其性能有了大幅提升，本文就针对网络接口对NXP iMX8和iMX6两款ARM处理器进行对比测试。
段是程序的组成元素。将整个程序分成一个一个段，并且给每个段起一个名字，然后在链接时就可以用这个名字来指示这些段，使得这些段排布在合适的位置。
🚀🚀这个地方的代码还是很简单的，主要就是去哪找CCM的地址，不过也不算难找，比如CCGR0，就是0x020c4068。
前面的几篇文章，介绍Qt例程，都是和硬件无关的，Windows平台和嵌入式平台都能运行。
之前公司有款处理器为imx6的产品，前置网口是usb通过smsc95xx外扩出来的，测试网络洪水攻击时网口会有概率挂掉，现在用型号亚信AX88772B的USB网卡外接设备的usb hub进行了网络洪水攻击测试。
在之前使用 S3C2440 开发板移植 Linux 3.4.2 内核时，修改了很多关于 c 文件去适配开发板，和开发板相关的文件放在arch/arm/mxch-xxx目录下，因此 linux 内核 arm 架构下添加了很多开发板的适配文件：
从2001年DDR内存面世以来发展到2019年的今天，已经走过了DDR、DDR2、DDR3、DDR4四个大的规格时代了（DDR5现在也出来了）。内存的工作频率也从DDR时代的266MHz进化到了今天的3200MHz。这个频率在操作系统里叫Speed、在内存术语里叫等效频率、或干脆直接简称频率。这个频率越高，每秒钟内存IO的吞吐量越大。但其实内存有一个最最基本的频率叫核心频率，是实际内存电路的工作时的一个振荡频率。它是内存工作的基础，很大程度上会影响内存的IO延迟。我今天想给大家揭开另外一面，这个叫核心频率的东东其实在最近的18年里，基本上就没有什么太大的进步。
前进几篇文章，已经搞定了Linux移植三巨头：uboot、kernel(包含dtb)和rootfs，除了uboot是烧写在SD中的，其它的都是在ubuntu虚拟机的nfs服务器中，运行时必须通过网络将这些文件加载到开发板的内存中运行。
IDO-EVB6Y09 是一款多接口物联网网关设备，配备 NXP IMX6ULLIEC 处理器，最高主频可达 800MHz。具备 4G 工业路由器、4GDTU 和工业 HMI 三大功能于一体。支持 WIFI 蓝牙模块和 4G 全网通模块无线通信方式，提供双以太网接口、CAN、RS-485、RS-232、USB OTG、 TF 卡、SIM 卡、LVDS、RGB、TP 和音频等多种功能接口，可以广泛应用于各种工业物联网网关及工控设备，为数据采集和数据分析提供全方位软硬件支持。
IMX6ULL芯片内部有一个boot ROM，上电后boot ROM上的程序就会运行。它会根据BOOT_MODE[1:0]的值，以及eFUSE或GPIO的值决定后续的启动流程。 注：eFUSE即熔丝，只能烧写一次，一般正式发布产品时烧写最终值；平时调试时通过GPIO来设置开发板的启动方式。 boot ROM上的程序功能强大，可以从USB口或串口下载程序并把它烧写到Flash等设备上，也可以从SD卡或EMMC、Flash等设备上读出程序、运行程序。
本文使用 IP 核自动生成的 DDR3 仿真测试激励对 DDR3 的 IP 核进行仿真。如图所示，打开路径.......\DDR3_test\DDR3_test.srcs\sources_1\ip\mig_7series_DDR3\
随着ARM处理器性能不断增强，当前越来越多产品都倾向尽量用单一架构的高性能ARM平台来满足产品的不同功能要求。但是，在工业应用领域还是要面对一些实时控制和通讯的要求，单一系统架构无法完全满足。面对复杂的工业应用场景，创龙科技推出了基于NXP i.MX 8M Mini设计的工业核心板和评估板，提供了四核Cortex-A53 + 单核Cortex-M4异构多核的组合使用方法，使Cortex-M4发挥出MCU实时控制性的特性，从而满足复杂的工业应用场景。
功能：百兆网、音频、SD卡、USB、SPI（IO）、灯板、IRC、RTC、出厂复位。
本文对 Xilinx V7 XC7VX485T-FFG1927 Vivado 中提供的 DDR3 控制器 IP 核模块进行例化，实现基本的 DDR3读写操作。通过 IP 核自动生成的测试脚本实例实现对 DDR3 IP 核的仿真。DDR3控制器IP核内部模块及其与FPGA逻辑、DDR3芯片的接口框图如图1所示。DDR3控制器包括用户接口（User Interface）模块、存储器控制器（Memory Controller）模块、初始化和校准（Initialization/Calibration）模块、物理层（Physical Layer）模块。用户接口模块用于连接 FPGA 内部逻辑；存储器控制器模块实现 DDR3 的主要读写时序和数据缓存交互；初始化和校准模块实现 DDR3 芯片的上电初始化配置以及时序校准；物理层模块则实现和 DDR3 芯片的接口。
FPGA开源工作室将通过五篇文章来给大家讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。
[url]http://diy.pconline.com.cn/cpu/reviews/0706/1029812_11.html[/url]
在现代数字化时代，服务器的性能和能力变得越来越关键。随着数据处理和存储需求的不断增长，内存（RAM）在服务器性能中扮演着至关重要的角色。在过去的几十年里，内存技术经历了多次革命性的变革，其中包括DDR3、DDR4和DDR5等内存标准的推出。本文将深入探讨这三种内存标准，比较它们在性能、能效、适用场景等方面的差异，帮助您了解如何选择适合您服务器需求的内存。
综合资料百度云：https://pan.baidu.com/s/1kJdJ6xc12Yg4rPby_MatDA 提取码：4u7d
1.简介 📷 100ASK_IMX6ULL_PRO开发板基于 NXP CORTEX-A7 IMX6ULL处理器 底板资源丰富，核心板8层PCB沉金工艺和无铅工艺、拥有独立的完整接地层，已通过CE认证； 4层黑色沉金工艺底板原理图PCB图原文件全部开源； 板载WFi、蓝牙；核心板（8层PCB）上140个引脚资源基本全应用，且我们还引出了CAMERA+扩展GPO口，可以接上自己的模块； 配套千页教程手册，100多讲视频教程。 2.配套教程 【第1篇】新学习路线、视频介绍、资料下载：https://www.10
本篇作为有关DDR的相关知识的第一篇，先给出DDR的前生SDRAM以及演变DDR/DDR2/DDR3等的总体概念与区别，后面会细分技术细节。文章参考互联网以及国外各大网站以及文献，水平有限，若有疏漏，还请谅解。注：本文首发易百纳技术社区，FPGA逻辑设计回顾（9）DDR的前世今生以及演变过程中的技术差异[1]
今天给大侠带来《基于FPGA的DDR3多端口读写存储管理设计》，作者：吴连慧，周建江，夏伟杰 南京航空航天大学 电子信息工程学院，南京 210016，话不多说，上货。
本文对 Xilinx v7中提供的 DDR3 控制器 IP 核模块进行例化，实现基本的 DDR3读写操作。并使用在线逻辑分析仪查看有规律变化的 DDR3 数据读写时序。
据IT Home报道，三星和SK hynix将永远退役各自的DDR3生产线。据报道，两家韩国内存制造商将在今年下半年停止向市场供应DDR3内存。两家公司都在做出这一改变，以应对对人工智能优化的HBM3内存日益增长的需求，因此三星和SK hynix正专注于更有利可图的市场。
物联网设备进入了千家万户，其安全问题也逐渐被重视起来。作为网络安全厂商，我们在物联网安全方面做了许多研究，今年成立了“格物实验室”，专门研究物联网的安全方案，其中就包括物联网设备的安全研究。
DIMM：Dual-Inline-Memory-Modules,即双列直插式存储模块。168个引脚，64位。
创龙科技SOM-TL5728F是一款基于TI Sitara系列AM5728（双核ARM Cortex-A15 +浮点双核DSP C66x） + Xilinx Artix-7 FPGA处理器设计的高端异构多核工业级核心板。核心板内部AM5728与Artix-7通过GPMC、I2C通信总线连接，并通过工业级高速B2B连接器引出千兆网口、PCIe、USB 3.0、SATA、GTP等接口。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。
配套资料在网盘资料的“iTOP-i.MX6 系列开发板（6Q,6D,6QPLUS）\4_iTOP-i.MX6 开发板资料汇总（不含光盘资料）\12_iTOP-i.MX6 开发板 buildroot 系统 OTA 升级” Cisco/Linksys 在 2003 年发布了 WRT54G 这款无线路由器，同年有人发现它的 IOS 是基于 Linux 的，然而Linux 是基于 GPL 许可证发布的，按照该许可证 Cisco 应该把 WRT54G 的 IOS 的源代码公开。
问：看中了intel平台，就是不知道这择SNB还是这择IVB。内存搭配也犹豫，究竟是DDR3 1333好还是DDR3 1600好？
本文首发自：FPGA逻辑设计回顾（10）DDR/DDR2/DDR3中的时序参数的含义[1]上篇文章：FPGA逻辑设计回顾（9）DDR的前世今生以及演变过程中的技术差异[2]有提到，制造商会以一系列由破折号隔开的数字来宣布存储时序（例如5-5-5-5、7-10-10-10等）。CAS延迟始终是这些序列中的第一个数字。
8500S=1066 10600S=1333 12800S=1600 常见内存参数： PC2100是DDR 266内存 PC2700是DDR 333内存 PC3200是DDR 400内存 PC2-4200是DDRII 533内存 PC2-4300是DDRII 533内存 PC2-5300是DDRII 667内存 PC2-6400是DDRII 800内存 PC3-8500是DDR3 1066内存 PC3-10600是DDR3 1333内存 PC3-12800是DDR3 1600内存 PC3L-12800是
数据选通，当进行数据读取时，对于DDR3来说是输出，边缘与读取的数据对齐。当进行数据写入时，对于DDR3来说是输入，中心与与写数据对齐。
关于内存方面知识，大部分人、包括我自己也不是很懂，希望此篇文章能起到点作用，做硬件的就得把相关专业知识学牢了，尤其是专业术语。
ODT是什么鬼？为什么要用ODT？在很多关于DDR3的博文和介绍中都没有将清楚。在查阅了很多资料并仔细阅读DDR3的官方标准（JESD79-3A）之后，总算有点了头绪，下面来整理整理。
为了编写数据可视化大屏界面电子看板系统，为了能够兼容Qt4和嵌入式linux系统，尤其是那种主频很低的，但是老板又需要在这种硬件上（比如树莓派、香橙派、全志H3、imx6）展示这么华丽的界面时，就必须用最传统的painter方法来实现所有的控件了，一开始使用的QChart来实现各个子控件，在使用过程中发现比较鸡肋，个人感觉QChart是所有的子模块中源码写的最烂的，本人把QChart的源码看了一遍，比如饼图控件，居然放置一个label用来显示对应的文字描述，都懒得用painter去绘制，而且还有大量的类型转换，这个就效率大大降低了，虽然效果上挺好的，比如继承自QAnimation类自定义的chart动画类，还有个整体换肤的，但是在大量数据展示的时候，卡的一逼，比QWT和QCustomPlot差很远，本人看过QCustomPlot的源码，尽管就一个文件，（其实作者那边肯定是多个文件的，只不过发布的时候合并成一个文件发布的，毕竟这样对于用户来说使用还是很方便的，就是阅读不方便，毕竟大部分人用来是直接使用的而不是研究代码的。）但是里边的代码质量非常好非常高，本人特别推崇用QCustomPlot来展示曲线和柱状图等，效率很高，本人亲自试过最大展示50W数据点，还可以。据朋友所说，可能QWT质量还要更高，我没有研究过QWT的源码，不予置评，估计有可能是的。
这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把DDR3的MIG的IP Core挂在Microblaze下，用很简单的程序就可以进行DDR3的测试。
经常有人会说支持DDR2的主板存在偷工减料的现象。事实上这是由于DDR2内存中使用了一项新的ODT技术，它可以在提高内存信号稳定性的基础上 节省不少电器元件。主板终结是一种最为常见的终结主板内干扰信号的方法。在每一条信号传输路径的末端，都会安置一个终结电阻，它具备一定的阻值可以吸收反 射回来的电子。但是目前DDR2内存的工作频率太高了，这种主板终结的方法并不能有效的阻止干扰信号。若硬要采用主板终结的方法得到纯净的DDR2时钟信 号会花费巨额的制造成本。
把上面编译出来的 100ask-imx6ull-pro512d-systemv-v1.img重命名为emmc.img(或sdcard.img)，把emmc.img(或sdcard.img) 放到“100ask_imx6ull 烧写工具”的 files 目录里，就可以使用工具烧写到 EMMC(或 SD/TF 卡)。
内存相信很多朋友都不会陌生，一般电脑内存越大越好。内存作为电脑必不可少的硬件之一，在装机或者给电脑升级的时候，也需要选择适合自己的内存。那么如何选择电脑内存？今天我们简单来聊聊内存小知识以及选购、使用常见问题等相关知识。
使用ISE对 Xilinx 板子进行DDR3测试，从仿真篇、综合篇、设计篇、应用篇、最终提升五部分详细讲解，给出带图教程。
早期内存通过存储器总线和北桥相连，北桥通过前端总线与CPU通信。从Intel Nehalem起，北桥被集成到CPU内部，内存直接通过存储器总线和CPU相连。
“全志芯片合集”正式上线立创开源硬件平台，涵盖多系列全志芯片，内容包含开源智能家居、游戏掌机等多个领域的开源应用工程。
今年内存条价格涨了几倍，一根曾经最低200多块钱的金士ddr，最高涨到了1k，要知道，就早买了。 看到这张图，你应该知道我是多少需要一根内存条啊 内存条价格在18年，到19年会大降价，因为中国要做半导
NanoPi-NEO（http://www.friendlyelec.com.cn/nanopi-neo.asp）是一款基于全志H3的小体积核心板，我手里使用的是v1.4版本，如下。
PGL22G(核心板型号，下同)核心板，是紫光同创公司开发的 Logos 系列 FPGA 高 性能核心板，具有高速，高带宽，高容量等特点，适合高速数据通信，视频图像处理， 高速数据采集等方面使用。
作为嵌入式软件工程师，本来就经常和硬件打交道。调试各种协议也要看波形，用示波器什么的。软件玩多了也会腻，可以玩玩硬件，自己从 0 做出一个东西的感觉是不一样的。职业生涯那么长，多尝试一些总是好的，一个软硬件都懂的人，才能更好的带项目。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
实时音视频
对象存储
即时通信 IM
