Leo Hou,目前就职于IC行业某硬件数据加速独角兽企业，从事虚拟化方向，聚焦于基于QEMU/KVM的IO虚拟化和系统虚拟化，主要负责虚拟化相关方案和团队建设。
1 PCIe中断 – PCI/PCIe设备中断都是level触发，并且请求信号为低电平有效 – PCI总线一般只有INTA#到INTD#的4个中断引脚，所以PCI多功能设备的func一般不会超过4个，但是共享中断除外
作者: 付汉杰 hankf@xilinx.com hankf@amd.com 硬件设计工作由季茂林（maolinj@xilinx.com）完成。
今天开始会陆续介绍一些优秀的开源项目，项目基本都是和FPGA或HDL相关的。对于一些找工作或者急需项目经验的人来说，这些项目都有一定的参考价值。
最近有很多大侠在交流群里讨论PCI总线，PCI作为高速接口之一，在当下的FPGA产品设计研发中，地位举足轻重，应用广泛，今天给大侠带来PCI Express 系列连载，今天带来第二十五篇，MSI和MSI-X中断机制，包括PowerPC处理器如何处理MSI中断请求（MSI中断机制使用的寄存器、系统软件如何初始化PCIe设备的MSI Capability结构）相关内容。希望对各位大侠的学习有参考价值，话不多说，上货。
1.CPU 发起的，访问PCIe设备配置空间的数据流。这种数据流主要是BIOS/Linux PCIe driver 对设备进行初始化、资源分配时，读写配置空间的。包括PCIe 枚举，BAR 空间分配， MSI 分配等。 设备驱动通过 pci_wirte_config() / pci_read_config() 发起配置空间访问。 lspci / setpci 也是对应到配置空间访问。
在上期，大家了解了虚拟机中的纯虚拟化设备(Emulation)和半虚拟化(Para-virtualiazation)是如何工作的。
Vivado 2024.1, Vitis Classic 2024.1, Avnet UltraZed Board. AMD R2544 Board, Ubuntu 20.04
设备国产化包括设备制成，传感控制，各种工艺参数的精准检测和控制，工艺优化算法的实现等。由于半导体控制的复杂性和精密性，国外多采用专用的工业PC总线卡，通过实时系统（例如Vxworks、QNX等）进行控制。
近期实验室项目需对2GB/s的高速数字图像数据实时存储，后续数据带宽将提升至30GB/s。经调研，SATA协议的固态硬盘理论存储有效带宽为600MB/s，NVMe协议的固态硬盘理论带宽随PCIe协议而不同。NVMe协议的固态硬盘在PCIe Gen2、Gen3条件下，理论有效带宽分别为2GB/s、3.938GB/s。目前，NVMe SSD最高搭载PCIe Gen4通路，其理论有效带宽为7.877GB/s。
RIFFA 是一种开源通信架构，它允许通过 PCIe 在用户的 FPGA IP 内核和 CPU 的主存储器之间实时交换数据。为了建立其逻辑通道，RIFFA 在 CPU 端拥有一系列软件库，在 FPGA 端拥有 IP 核。本文主要针对其中的DMA性能（Scatter-Gather DMA）进行测试。
硬盘是大家都很熟悉的设备，一路走来，从HDD到SSD，从SATA到NVMe，作为NVMe SSD的前端接口，PCIe再次进入我们的视野。作为x86体系关键的一环，PCIe标准历经PCI，PCI-X和PCIe，走过近30年时光。其中Host发现与查找设备的方式却一脉沿袭，今天我们先来聊一聊PCIe设备在一个系统中是如何发现与访问的。
摘要：长期以来，大多数分立加速器都使用各代 PCI-Express 接口连接到主机系统。然而，由于缺乏对加速器和主机缓存之间一致性的支持，细粒度的交互需要频繁的缓存刷新，甚至需要使用低效的非缓存内存区域。加速器缓存一致性互连 (CCIX) 是第一个支持缓存一致性主机加速器附件的多供应商标准，并且已经表明了即将推出的标准的能力，例如 Compute Express Link (CXL)。在我们的工作中，当基于 ARM 的主机与两代支持 CCIX 的 FPGA 连接时，我们比较了 CCIX 与 PCIe 的使用情况。我们为访问和地址转换提供低级吞吐量和延迟测量，并检查使用 CCIX 在 FPGA 加速数据库系统中进行细粒度同步的应用级用例。我们可以证明，从 FPGA 到主机的特别小的读取可以从 CCIX 中受益，因为其延迟比 PCIe 短约 33%。不过，对主机的小写入延迟大约比 PCIe 高 32%，因为它们携带更高的一致性开销。对于数据库用例，即使在主机-FPGA 并行度很高的情况下，使用 CCIX 也可以保持恒定的同步延迟。
MediaTek T750 是一款面向新一代5G CPE无线产品，可应用于5G固定无线接入（FWA）和移动热点（MiFi）等设备，为家庭、企业和移动用户带来高速5G连接，芯片平台采用 7nm 制程工艺，高度集成 5G NR FR1 调制解调器，4 核 Arm Cortex-A55 CPU 可提供完整的功能和配置，支持 5G NR Sub-6GHz 下双载波聚合（2CC CA）200MHz 频率，不仅拥有更大的信号覆盖范围，同时也让 5G 的下行速度大幅提升。
版权声明：本文为博主原创文章，未经博主允许不得转载。 https://blog.csdn.net/huangweiqing80/article/details/83347495
子虚将全书阅读了三遍以后，顿悟了一个道理：大革命的爆发，其根本原因是因为生产关系无法适应生产力的攀升，从而不得不通过革命这种激烈的方式，来重构原本构建在传统硬件上的落后的基础软件。
经常会遇到部分工程师不知道如何选择PCIe授时，根据多年从业经验，给大家总结了选择PCIe授时卡应该注意的9个要点，希望对工程师朋友有帮助。
高通5G平台SDX55支持5G独立组网（SA）和非独立组网(NSA)两种网络架构，同时兼容LTE和WCDMA制式，拥有更快的传输速度，更优秀的承载能力，以及更低的网络延时，可广泛应用于网关、工业监控、远程医疗、无人机、虚拟现实和沉浸式体验（VR和AR）、智慧能源、车联网、工业互联网、智慧教育、高清视频、智慧城市、家庭娱乐等多个领域。
iDAQ系列是研华发布的，针对电动汽车、半导体、5G通信和新型电池等领域的分布式测试测量数据采集模块，包括iDAQ-900系列机箱和iDAQ-700和800系列。具有模块化配置、灵活方便、宽温抗震、多通道同步等特性，配合各种行业应用软件可以轻松构建各种测试测量、品质监控、振动监测、同步采集等系统。现邀请具有测控软件定制开发能力的系统集成合作伙伴共同打造行业增值测控方案。主要合作方向：电动汽车测试，电子半导体测试，电力电能检测，振动监测，高速同步采集，军工科研等。详见iDAQ测试测量系统集成伙伴 诚邀加盟!
前言 其实这个专题很久很久之前就想写了，但是一直因为各种原因拖着没动笔。 因为没有资格，也没有钱在一线城市买房 (😂😂😂); 但是在要结婚之前，婚房又是刚需。 我和太太最终一起在一线城市周边的某二线城市买了房。 再之后，一起装修，她负责非电相关，我负责电 网相关的装修。 家庭组网，家庭实验室就这么一步一步随着家庭的组建而组建了起来： 家庭有线无线组网 智能家居 NAS 公网 IP 和 IPv6 Wake Online (WOL) 家庭网络安全 (😂看了防火墙日志，才知道被攻击频率能有多高） 玩转树莓派 组
LiteX 框架为创建 FPGA 内核/SoC、探索各种数字设计架构和创建完整的基于 FPGA 的系统提供了方便高效的基础架构。
宋吉科，腾讯云异构计算研发负责人，专注系统虚拟化、操作系统内核十多年，KVM平台上第一个GPU全虚拟化项目KVMGT作者，对GPU、PCIe有深入的研究。 〇、本文写作背景 大约 2 年前，在腾讯内网，笔者和很多同事讨论了 GPU 虚拟化的现状和问题。从那以后，出现了一些新的研究方向，并且，有些业界变化，可能会彻底颠覆掉原来的一些论断。 但这里并不是要重新介绍完整的 GPU 虚拟化的方案谱系。而是，我们将聚焦在英伟达 GPU + CUDA 计算领域，介绍下我们最新的技术突破 qGPU，以及它的意义究竟是什
底层网络 Underlay Network 顾名思义是指网络设备基础设施，如交换机，路由器, DWDM 使用网络介质将其链接成的物理网络拓扑，负责网络之间的数据包传输。
这篇文章描述了通过 PCI Express 结构在 CPU 和 NIC 之间发生的一系列协调事件，以通过 InfiniBand 互连传输消息并发出其完成信号。
2019测试测量精品展示与应用案例噪声与振动监测、高速采集与示波器、多通道同步采集与测试测量软件。通过内置的链接可以直达详细资料与应用案例。
作者Liam，海外老码农，对应用密码学、CPU微架构、高速网络通信等领域都有所涉猎。
在前两期，我们学习了虚拟机上的设备虚拟化，包括中断虚拟化、DMA虚拟化和PCIE设备直通。那么，如果在宿主机上有20个虚拟机，每个虚拟机上有一个网卡，我们应当如何实现呢？
近年来，在可编程NIC的发展和可用性的推动下，终端主机逐渐成为核心网络功能(如负载平衡、拥塞控制和特定应用网络卸载)的实施点。然而，在可编程NIC上实现定制设计并不容易:许多潜在的瓶颈会影响性能。
:heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart::heart:
在Intel最新至强Sapphire Rapids处理器中有个新的feature引起了我的注意，它叫SIOV。
运维工程师（Operations）是负责维护并确保整个服务的高可用性，同时不断优化系统架构提升部署效率、优化资源利用率提高整体的ROI的专业人员。他们的基本职责是负责服务的稳定性，确保服务可以7*24H不间断地为用户提供服务。
KVM虚拟化部署完成了，接下来我们要做的就是创建一个KVM虚拟机，如何创建呢？本节课程主要讨论。
来源：内容由「网络交换FPGA」编译自「FCCM2020」，谢谢。FCCM2020在5月4日开始线上举行，对外免费。我们有幸聆听了其中一个有关100G开源NIC的介绍，我们对该文章进行了翻译，并对其中的开源代码进行了分析并恢复出基于VCU118的工程，通过实际测试感受到了第一款真正意义上的100G开源NIC的强大（很多100G的开源都是基于HLS等非HDL语言，尽管可以转化成HDL，但电路架构参考意义已经不大）。开源Verilog代码中每个.v文件都是所有的组合和时序分别用一个always模块描述，代码中高位宽分段处理方式，多级流水的架构等很多地方都是非常值得借鉴和学习的地方。我们认为，github是一个宝库。我觉得现在的研究生培养质量的评价其实就可以看开源项目的参与程度，这完全能反应出一个学生的自学能力和独立研究的能力。而一个科研工作者，尤其是搞工程或应用基础研究的，如果没有做出来一两个星数100以上的开源项目，就不算成功。欢迎感兴趣的同学一起交流讨论。以下先附上本次会议的视频
SYN4631型PCIe转串口授时卡是西安同步电子科技有限公司研发生产的一款通过PCIe总线转换为串口为计算机、工控机等操作系统提供高精度授时的时钟卡。该授时卡采用流水线自动化贴片生产，使用FPGA+ARM框架设计，接收GPS/北斗/PTP/交直流IRIG-B码/CDMA/1PPS/10MHz等外部参考信号，输出各种时间频率信号，提高系统的时间精度和准确度，满足不同用户需求。
有客户需要通过PCie从Windows系统访问MPSoC的DDR，从而使X86和A53通过共享DDR内存的方式交互大量数据。X86作为PCIe Host, MPSoC作为PCIe Endpoint。共享的DDR内存是MPSoC的DDR内存。
查看GPU型号： lspci | grep -i nvidia 驱动安装： https://www.nvidia.cn/Download/index.aspx?lang=cn 下载对应版本的驱动驱动
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。其中测试板卡为TMS320C6678开发板，文章内容包含多个特色案例，如axi_gpio_led_demo案例、axi_timer_pwm_demo案例、axi_uart_demo案例、emio_gpio_led_demo案例、mig_dma案例等，由于篇幅过长，文章分为上下6个小节展示，欢迎大家按照顺序进行文章内容查看。
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。
所有工具和参考设计使用2021.2。编译和测试X86主机（Host）的操作系统是CentOS 7.9.2009。测试的单板是VCK190，测试的是CPM QDMA。 记录和脚本里的井号，或者第一行开始处的井号，由于和Markdown语法有冲突，替换成了星号。有些软件打印的记录非常长，于是把其中部分内容替换成了“......”。
NIC 在接收到数据包之后，首先需要将数据同步到内核中，这中间的桥梁是 rx ring buffer。它是由 NIC 和驱动程序共享的一片区域，事实上，rx ring buffer 存储的并不是实际的 packet 数据，而是一个描述符，这个描述符指向了它真正的存储地址，具体流程如下：
RK3568是瑞芯微针对AIOT和工业市场推出的一款高性能、低功耗、功能丰富的应用处理器。它采用了四核ARM架构64位Cortex-A55处理器，主频高达2.0GHz，集成瑞芯微自研1TOPS算力NPU, 同时集成Mali-G52 2EE GPU，支持4K@60fps H.265/H.264/VP9解码和1080P@60fps H.265/H.264编码。
我们去年为了上云，先逐步是使用docker部署，然后逐步k8s部署，为此搭建了docker容器平台，该平台分配ip需要绑定宿主机cvm的弹性网卡，为此专门引入了网络SR-IOV插件，趁此补充完善该文。
最近有很多大侠在交流群里讨论PCI总线，PCI作为高速接口之一，在当下的FPGA产品设计研发中，地位举足轻重，应用广泛，今天给大侠带来PCI Express 系列连载，今天带来第二十三篇，PCIe总线的事务层（TLP中与数据负载相关的参数(Max_Payload_Size参数、Max_Read_Request_Size参数、RCB参数)以及第二十篇至二十三篇小结等相关内容。希望对各位大侠的学习有参考价值，话不多说，上货。
确实，底层软件处理的都是很常见很成熟的设备，比如Flash、以太网、SD卡。 看起来应该不难。
本文主要基于我司TL64x-EVM评估板 + 移远RM500Q 5G模块，验证PCIe 5G网络通信功能。本文档适用开发环境：
自PC在1981年被IBM发明以来，主板上都有扩展槽用于扩充计算机功能。现在最常见的扩展槽是PCIe插槽，实际上在你看不见的计算机主板芯片内部，各种硬件控制模块大部分也是以PCIe设备的形式挂载到了一颗或者几颗PCI/PCIe设备树上。固件和操作系统正是通过枚举设备树们才能发现绝大多数即插即用（PNP）设备的。那究竟什么是PCI呢？
最近有很多大侠在交流群里讨论PCI总线，PCI作为高速接口之一，在当下的FPGA产品设计研发中，地位举足轻重，应用广泛，今天给大侠带来PCI Express 系列连载，今天带来第十八篇，PCIe体系结构的组成部件，包括基于PCIe架构的处理器系统（处理器系统A、PowerPC处理器、基于PCIe总线的通用处理器结构）、RC的组成结构、Switch、VC和端口仲裁、PCIe-to-PCI/PCI-X桥片相关内容。希望对各位大侠的学习有参考价值，话不多说，上货。
使用过虚拟机pci passthrough或者做过DPDK/SPDK开发的同学一定很熟悉下面的配置:
最近有很多大侠在交流群里讨论PCI总线，PCI作为高速接口之一，在当下的FPGA产品设计研发中，地位举足轻重，应用广泛，今天给大侠带来PCI Express 系列连载，今天带来第二十二篇，PCIe总线的事务层（存储器、I/O和配置读写请求TLP（存储器读写请求TLP））相关内容。希望对各位大侠的学习有参考价值，话不多说，上货。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
ICP备案
实时音视频
云直播
即时通信 IM
