UG1085也提到，PS_MODE1/PS_MODE2也可以作为外部USB Phy的复位信号。 ? PG201也提到了外部USB Phy的复位信号的相关设置。 ? 2....Vivado工具 在Vivado里，可以指定外部USB Phy的复位信号的来源和极性。 ? 3. USB Phy的复位信号 USB Phy是否需要复位信号，由外部的Phy决定。...一般来说，单板复位后，建议把外部USB Phy复位一次，保证USB Phy处于干净的状态。...MPSoC既可以使用MIO管脚、也可以使用PS_MODE（BOOT_PIN）管脚来作为USB Phy的复位信号。 3.1. 使用MIO管脚作为USB Phy复位信号 MPSoC有两个USB控制器。...如果找到，会调用Linux的GPIO框架来复位外部USB Phy。 3.2.
从硬件上来说，一般PHY芯片为模数混合电路，负责接收电、光这类模拟信号，经过解调和A/D转换后通过MII接口将信号交给MAC芯片进行处理。一般MAC芯片为纯数字电路。...物理层的芯片称之为PHY。...图8‑9 88X3140/3120原理框图 通过几个PHY片的原理框图可以总结出下面的简化PHY片的原理框图。 ?...图8‑10 PHY简化的原理框图 从上图可知，PHY它包含了多个功能模块，功能模块的多少会因需要的不同而有所增减，比如： 只有10GBase-R、40GBase-R、100GBase-R的PCS需要FEC
输入端口中D为数据端口，SR为复位/置位端口，CE为使能端口。这里置位和复位共用一个端口，意味着触发器不能同时具有置位和复位功能。 ? 当配置为寄存器时，有四种形式，如下表所示。...可以看到复位和置位可以是同步也可以是异步，但建议采用同步（表中的名称称之为触发器的REF_NAME，打开综合后的设计在Property窗口中可看到） ?...这是因为异步复位/置位不受时钟控制，如果该信号出现毛刺会导致触发器误操作。...此外，异步复位的释放可能会因为线延迟的不同又加上不受时钟控制而出现在不同时刻，从而导致控制电路部分例如状态机运行到无效状态或者不期望的状态，如下图所示。 ?...从RTL代码角度来看，相应的同步复位与异步复位描述方式如下图所示。 ? ? 上期内容： 本周回顾--2018/03/23 下期内容： 高效使用触发器：触发器的初始值
val); // 写方式 int (*reset)(struct mii_bus *bus); // 复位 struct mutex mdio_lock; struct.../ 从设备树节点中获取phy模式，phy-mode = "rmii"; -> fec_reset_phy(pdev); // 复位phy...kobject、ktype的设置 -> irq_of_parse_and_map(child, 0); //将中断解析并映射到linux...->dev); // 注册到linux设备模型框架中 -> if (!...网卡 fec 和 Phy 的协作 在 linux 内核中，以太网 mac 会被注册成 struct net_device，phy 芯片会被注册成 struct phy_device。
一、phy执行的枚举状态定义 enum phy_state { PHY_DOWN=0, //down 如关闭网卡，ifconfig eth0 down PHY_STARTING, //1 PHY_READY..., //2 phy设备注册成功 PHY_PENDING, //3 phy芯片挂起 PHY_UP, //4 开启网卡，ifconfig eth0 up PHY_AN, //5 网卡自动协商 PHY_RUNNING...，就强制执行自动协商（读取phy寄存器、并设置通讯速率、半双工或全双工模式、等） PHY_CHANGELINK, //9 当连接时，会换到PHY_RUNNING，当断网时，会切到PHY_NOLINK..., phy_state_machine); //初始化一个中断顶版本的延时工作队列，用来处理phy状态机 phy_device_register //phy设备注册 device_add...if (ctl < 0) return ctl; //不能自动协商 || 自动协商复位 if (!
今天给大侠带来如何区分同步复位和异步复位？，话不多说，上货。 如何区分同步复位和异步复位？...可以理解为同步复位是作用于状态，然后通过状态来驱动电路复位的吗（这样理解的话，复位键作为激励拉高到响应拉高，是不是最少要2拍啊）？...以上问题可以理解为： 1、何时采用同步复位，何时采用异步复位； 2、复位电路是用来干嘛的； 3、激励和响应的分析（单拍潜伏期）是否适用于复位逻辑。...一般而言：高速逻辑应该采用同步复位，低速逻辑可以采用异步复位；涉及人机交互的复位，适合异步复位；涉及机器之间的握手交互，应该采用同步；涉及到全局作用域的复位信号，作用于高速逻辑时，应该采用同步复位，作用于低速逻辑时...，应该采用异步复位。
Xilinx 复位准则：Xilinx FPGA复位策略 （1）尽量少使用复位，特别是少用全局复位，能不用复位就不用，一定要用复位的使用局部复位； （2）如果必须要复位，在同步和异步复位上，则尽量使用同步复位...，一定要用异步复位的地方，采用“异步复位、同步释放”； （3）复位电平选择高电平复位； （这里说明，由于 Altera 和 Xilinx 器件内部结构的不同，Altera 的 FPGA 推荐低电平复位）...一、异步复位同步释放 针对异步复位、同步释放，一直没搞明白在使用同步化以后的复位信号时，到底是使用同步复位还是异步复位？...； （2）根据Xilinx复位准则，我们知道同步复位相比异步复位有很多好处，具体参见：Xilinx FPGA 复位策略白皮书，既然两者对后级复位没有功能上的差别，那么优先选择同步复位； 经过异步复位同步释放处理后...，相比于纯粹的异步复位，降低了异步复位信号释放导致亚稳态的可能性；相比同步复位，能够识别到同步复位中检测不到的复位信号（如上图所示的rst_async在同步复位是检测不到的）；综合两者的优势，异步复位同步释放
1 Aurora 8B / 10B复位 复位信号用于将Aurora 8B / 10B IPCORE 设置为已知的启动状态。在复位时，内核停止任何当前操作并重新初始化新通道。...在全双工模块上，复位信号复位通道的TX 和RX 侧。在单工模块中，tx_system_reset复位TX 通道，rx_system_reset 复位RX 通道。...5 Aurora 8B/10B 单工正常工作复位顺序 对于单工配置，建议TX 侧复位序列与RX 侧复位序列紧密耦合，因为TX 和RX 链路没有通信反馈路径。...请注意，如果RX 侧被复位，则没有直接机制来通知TX 侧的复位。因此，对于Aurora8B / 10B 单工内核，需要在系统级别处理复位耦合。...每个TX 侧的复位必须在RX 侧后面，如下图所示，RX 端复位失效和TX 侧复位失效之间的时间必须保持尽可能的最小。
一、NXP官方linux内核 1. 下载 NXP官方linux仓库地址为：https://github.com/Freescale/linux-fslc/tree/5.4-2.1.x-imx。...二、移植linux内核 1....__GPIO5_IO08 0x10b0 接着搜索fec1和fec2节点，添加网络驱动复位引脚使用，添加的代码如下： phy-reset-gpios = <&gpio5 7 GPIO_ACTIVE_LOW...驱动源码 修改drivers/net/phy/smsc.c文件，添加两个头文件： #include #include 然后找到smsc_phy_reset...（5）配置Linux内核，使能LAN8720驱动 make menuconfig 使能Device Drivers\Network device support\ PHY Device support
将这两个 IO 设置为输出并且硬件复位一下 LAN8720A，这个硬件复位很重要！否则可能导致 uboot 无法识别 LAN8720A。..., MII_BMCR, BMCR_RESET); /* 软件复位，自动清零 */ while(phy_read(phydev, MDIO_DEVAD_NONE, MII_BMCR) & BMCR_RESET.../mx6ull_mybsp_emmc.sh 或 make ARCH=arm CROSS_COMPILE=arm-linux-gnueabihf- mx6ull_mybsp_emmc_defconfig...make V=1 ARCH=arm CROSS_COMPILE=arm-linux-gnueabihf- -j16 下载烧录验证： chmod 777 imxdownload //给予 imxdownload...打开 SecureCRT，设置好开发板所使用的串口并打开，复位开发板。
一个以太网PHY是一个芯片，可以发送和接收以太网的数据帧（frame）。 也就是说，PHY是网络结构中的最底层，物理层。PHY芯片是实现物理层这一层功能的芯片。...但一般来说，PHY的功能是单独做到一个PHY芯片内部的，集成了PHY的网络设备芯片（CPU、交换机芯片等等）一般也有接口连接单独的PHY。...因此，在一般的网络设备电路设计中，需要为PHY芯片设计电路。PHY的芯片厂家为了满足大部分的应用场景，会在PHY上面提供很多接口协议，以供设计人员使用。...由于一个PHY芯片的功能可能会比较多，因此，在PHY芯片的应用中，有一点很重要的就是要选择合适的接口来满足自己的应用。 PHY芯片的接口介绍 MII接口 MII是连接PHY和MAC的总线。...当PHY接收数据时的流程反之。 PHY的功能之二: CSMA/CD的部分功能 PHY还有个重要的功能就是实现CSMA/CD的部分功能。
CPLL复位 CPLL必须使用CPLLPD端口断电，直到FPGA结构中检测到参考时钟边沿。在CPLLPD无效后，CPLL必须在使用前进行复位。...每个GTX/GTH收发器通道有三个专用端口用于CPLL复位。如下图所示，CPLLRESET是一个复位CPLL的输入。CPLLLOCK是一个输出，表示复位过程已经完成。...CPLL复位时序 这个异步CPLLRESET脉冲宽度的指导原则是参考时钟的一个周期。由内部GTX/GTH收发器电路产生的真正的CPLL复位要比CPLLRESET高脉冲持续时间长得多。...QPLL复位 QPLL复位描述和CPLL几乎一致，就是名词替换： 在使用QPLL之前，必须对其进行复位。每个GTX/GTH收发器Quad有三个专用端口用于QPLL复位。...如下图所示，QPLLRESET是一个输入，用于复位QPLL。QPLLLOCK是一个输出，表示复位过程已经完成。 这个异步QPLLRESET 脉冲宽度的指导原则是参考时钟的一个周期。
先给出 Xilinx 复位准则： （1）尽量少使用复位，特别是少用全局复位，能不用复位就不用，一定要用复位的使用局部复位； （2）如果必须要复位，在同步和异步复位上，则尽量使用同步复位，一定要用异步复位的地方...，采用“异步复位、同步释放”； （3）复位电平选择高电平复位； （这里说明，由于 Altera 和 Xilinx 器件内部结构的不同，Altera 的 FPGA 推荐低电平复位） Global Reset...虽然复位脉冲可以用比时钟周期更长的持续时间，并保证所有触发器都可以被成功复位，但是复位信号的释放应该被认为是一个时间关键事件。...很明显，当时钟频率上升时，可以用来分配给复位信号释放的时间就会减少。考虑到复位信号是一个高扇出网络，所以复位释放的时序不易收敛。...随着全局置位/复位(GSR)或者异步复位的释放，移位寄存器链开始在每个时钟周期填满0。 链中触发器的数量决定了传输到局部复位网络的复位脉冲的最小持续时间。
摘要：什么是phy为什么要熟悉RJ45网口网络七层协议两个模块进行通信什么是MDIO协议MDIO的作用 MDIO没那么重要MDIO读写时序为什么说读取的phy最多32个什么是phy物理层芯片称为PHY、...Linux系统的arm芯片想要网络，可以直接通过mac和网卡芯片连接获取，这时候就需要通过RGMII接口或者MII接口 和 MDIO 连接网卡芯片。...STA设备通过MDIO接口与PHY通信。STA（StaTIon Management）为主控设备，比如MCU、MAC、ONU等。PHY为从设备。一个STA最多管理32个PHY。...为什么说读取的phy最多32个 因为mdio中读取的phy只提供5bit的字节即最高11111 转成十进制就是31即0-31就是32个，但这是从读取的方式判断的，而mdio读取是依照phy芯片本身地址空间就...以上内容是海翎光电的小编看了大量的参考文献和一步步的实践总结的经验，通过实践，把每一层都走一遍，把变压器去掉，把phy去掉，linux系统的网卡函数看了一遍，phy芯片的手册有看了很多。
xilinx 的触发器是 高电平触发，所以建议使用 rst， 如果是 rst_n,则会增加额外的非逻辑
_otg>, ; phy-names = "usb2-phy", "usb3-phy"; // USB PHY phy_type = "...phy_power_on(dwc->usb2_generic_phy) phy_power_on(dwc->usb3_generic_phy) rockchip->is_phy_on...) dwc3_writel(dwc->regs, DWC3_GUID, LINUX_VERSION_CODE) dwc3_soft_reset // 软件复位USB控制器...// 只有USB控制器处于设备模式才会复位，处于主机模式或dr_mode为OTG模式 // 且寄存器被配置为主机模式时不复位，由后续的驱动复位 dwc3_readl...500毫秒 dwc3_writel(dwc->regs, DWC3_DCTL, DWC3_DCTL_CSFTRST) // 软件复位，复位成功该位被硬件清除
三、PHY芯片的初始化和RGMII协议 1、PHY 芯片初始化 VSC8601 芯片上电后需要进行复位配置，该芯片复位信号需要在上电保持一段时间后才能将复位信号置为高，否则 PHY 芯片不会工作，其配置过程如图...PHY 的复位信号引脚和 FPGA 相连，当上电后至少经过 4ms 以上才可以将 PHY 芯片复位引脚置高，这样就完成 PHY 芯片初始化了，还是蛮简单的。 ?...PHY 芯片与 FPGA 数据交互的端口有：发射端、接收端及HPY 的复位端口。发射端和接收端分别有 6 个引脚与 FPGA 相连，分别有一个时钟引脚、一个数据控制使能引脚，四个数据引脚。...2、IDDR原语接口和属性（文档111页） D 为数据输入，CE 为 IDDR 工作使能，C 为时钟，S 和 R 分别为置位和复位。 ? ? ?...五、上板验证 代码写好后注意一下，前面说过 PHY 芯片初始化必须满足当上电后至少经过 4ms 以上才可以将 PHY 芯片复位引脚置高，因此顶层必须设置一下 PHY 芯片的复位引脚，该信号通过延时
[表格] Notice: 有的PHY有低功耗模式，必须正确设置非低功耗模式才能正常读写phy寄存器配置。 低功耗模式现象： 1，复位后再解除复位LED一直不亮。...正常的模式下复位后解除复位LED会一直亮。 2，用示波器抓取mdc和mdio波形，读PHY寄存器没有数据响应。
问题分析： 出现"No phy found"，常见原因是供给phy使用的25M时钟异常，导致phy工作不正常，gmac驱动通过mdio接门也读不到phy的设备信息。...或者MDIO引脚配置不正确或者phy地址不正确；再就是MDIO没做上拉电阻，GMAC读取不到phy设备信息，用示波器量一下MDIO波形是否正确；再或是phy芯片复位失败，需要更换phy芯片复位上拉电阻。.../rgmii); (4) 检查MDIO是否有上拉电阻； (5) 检查MDIO引脚配置是否正确； (6) eMAC phy地址是否和硬件一致； (7) 检查复位上拉电阻是否和原理参考方案一致。...即MAC与phy未link成功。 解决方法： 软件上可通过在phy复位之后，设置寄存器0 固定为100M全双工，可link成功。...如下图示例，能够正常读取JL11x1的phy ID则代表MDIO通讯正常。 使用phytool工具读取phy状态寄存器，查看phy芯片状态。
领取专属 10元无门槛券
手把手带您无忧上云
云服务器
即时通信 IM
ICP备案
对象存储
实时音视频
