今天开始会陆续介绍一些优秀的开源项目,项目基本都是和FPGA或HDL相关的。对于一些找工作或者急需项目经验的人来说,这些项目都有一定的参考价值。
运维工程师(Operations)是负责维护并确保整个服务的高可用性,同时不断优化系统架构提升部署效率、优化资源利用率提高整体的ROI的专业人员。他们的基本职责是负责服务的稳定性,确保服务可以7*24H不间断地为用户提供服务。
版权声明:本文为博主原创文章,未经博主允许不得转载。 https://blog.csdn.net/huangweiqing80/article/details/83347495
经常会遇到部分工程师不知道如何选择PCIe授时,根据多年从业经验,给大家总结了选择PCIe授时卡应该注意的9个要点,希望对工程师朋友有帮助。
1 PCIe中断 – PCI/PCIe设备中断都是level触发,并且请求信号为低电平有效 – PCI总线一般只有INTA#到INTD#的4个中断引脚,所以PCI多功能设备的func一般不会超过4个,但是共享中断除外
硬盘是大家都很熟悉的设备,一路走来,从HDD到SSD,从SATA到NVMe,作为NVMe SSD的前端接口,PCIe再次进入我们的视野。作为x86体系关键的一环,PCIe标准历经PCI,PCI-X和PCIe,走过近30年时光。其中Host发现与查找设备的方式却一脉沿袭,今天我们先来聊一聊PCIe设备在一个系统中是如何发现与访问的。
2019测试测量精品展示与应用案例噪声与振动监测、高速采集与示波器、多通道同步采集与测试测量软件。通过内置的链接可以直达详细资料与应用案例。
因此,有2个物理插槽+2块CPU,每块CPU插在一个插槽里。每块CPU有20个核心,每个核心有2个超线程。主板型号为Intel,NUDA使用连续编号方式,每个NUMA节点分到2组CPU核心。
计算机时间基本由网络时间或主板时钟芯片提供,导致时间误差大,在工业控制、数据测量等领域无法完成特定任务。为解决计算机时间误差较大问题,部分学者提出windows系统下pci总线接口的GPS授时卡。这种方法的不足在于:数据吞吐量、带宽的限制使得pci总线逐渐被pcie总线授时卡所取代,且GPS授时方式以及美国微软windows系统无法在国家安全敏感部门使用。针对上述不足,基于国产linuk系统平台,设计了PCIE总线接口的授时卡,驱动程序以及基本应用软件。
近期实验室项目需对2GB/s的高速数字图像数据实时存储,后续数据带宽将提升至30GB/s。经调研,SATA协议的固态硬盘理论存储有效带宽为600MB/s,NVMe协议的固态硬盘理论带宽随PCIe协议而不同。NVMe协议的固态硬盘在PCIe Gen2、Gen3条件下,理论有效带宽分别为2GB/s、3.938GB/s。目前,NVMe SSD最高搭载PCIe Gen4通路,其理论有效带宽为7.877GB/s。
iDAQ系列是研华发布的,针对电动汽车、半导体、5G通信和新型电池等领域的分布式测试测量数据采集模块,包括iDAQ-900系列机箱和iDAQ-700和800系列。具有模块化配置、灵活方便、宽温抗震、多通道同步等特性,配合各种行业应用软件可以轻松构建各种测试测量、品质监控、振动监测、同步采集等系统。现邀请具有测控软件定制开发能力的系统集成合作伙伴共同打造行业增值测控方案。主要合作方向:电动汽车测试,电子半导体测试,电力电能检测,振动监测,高速同步采集,军工科研等。详见iDAQ测试测量系统集成伙伴 诚邀加盟!
《十分钟了解研华数据采集与量测精品》视频版发布以来,很多群友索要进一步详细资料和图文+音频版。本文在图文部分加入了更详细技术与案例的链接,文字部分主要是用讯飞语音识别的,感谢科技带来的便利!如果不想看字,可以按下播放键直接听语音。
设备国产化包括设备制成,传感控制,各种工艺参数的精准检测和控制,工艺优化算法的实现等。由于半导体控制的复杂性和精密性,国外多采用专用的工业PC总线卡,通过实时系统(例如Vxworks、QNX等)进行控制。
SYN4631型PCIe转串口授时卡是西安同步电子科技有限公司研发生产的一款通过PCIe总线转换为串口为计算机、工控机等操作系统提供高精度授时的时钟卡。该授时卡采用流水线自动化贴片生产,使用FPGA+ARM框架设计,接收GPS/北斗/PTP/交直流IRIG-B码/CDMA/1PPS/10MHz等外部参考信号,输出各种时间频率信号,提高系统的时间精度和准确度,满足不同用户需求。
最近有很多大侠在交流群里讨论PCI总线,PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第二十五篇,MSI和MSI-X中断机制,包括PowerPC处理器如何处理MSI中断请求(MSI中断机制使用的寄存器、系统软件如何初始化PCIe设备的MSI Capability结构)相关内容。希望对各位大侠的学习有参考价值,话不多说,上货。
最近有很多大侠在交流群里讨论PCI总线,PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第十七篇,PCIe总线概述,包括PCIe总线的基础知识(端到端的数据传递、PCIe总线使用的信号、PCIe总线的层次结构、PCIe链路的扩展)等相关内容。希望对各位大侠的学习有参考价值,话不多说,上货。
在赛灵思7系列FPGA中,使用AXIStream总线进行通信,PCIe的TLP包使用AXI总线传输,在AXI总线上数据大端对齐,即高位数据在地址的高位,在传输时AXIS总线上的数据形式:
RIFFA 是一种开源通信架构,它允许通过 PCIe 在用户的 FPGA IP 内核和 CPU 的主存储器之间实时交换数据。为了建立其逻辑通道,RIFFA 在 CPU 端拥有一系列软件库,在 FPGA 端拥有 IP 核。本文主要针对其中的DMA性能(Scatter-Gather DMA)进行测试。
欢迎参与 《Mindshare PCI Express Technology 3.0 一书的中文翻译计划》
在进行FPGA设计时候,除了一些算法\验证等应用,其他情况下都需要FPGA和控制器进行数据交互(通信)。
作者: 付汉杰 hankf@xilinx.com hankf@amd.com 硬件设计工作由季茂林(maolinj@xilinx.com)完成。
最近有很多大侠在交流群里讨论PCI总线,PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第十八篇,PCIe体系结构的组成部件,包括基于PCIe架构的处理器系统(处理器系统A、PowerPC处理器、基于PCIe总线的通用处理器结构)、RC的组成结构、Switch、VC和端口仲裁、PCIe-to-PCI/PCI-X桥片相关内容。希望对各位大侠的学习有参考价值,话不多说,上货。
PCI Express 学习系列已经连载了十五篇了,第一阶段的学习已经告一段落,从第十六篇开始将开启第二阶段的学习,PCI Express体系结构概述。PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第十六篇,PCI Express体系结构概述相关内容。希望对各位大侠的学习有参考价值,话不多说,上货。
在虚拟化中,单根输入/输出虚拟化(SR-IOV) 是一种出于可管理性和性能原因允许隔离PCI Express资源的规范
最近有很多大侠在交流群里讨论PCI总线,PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第二十篇,PCIe总线的事务层(TLP的格式(通用TLP头的Fmt字段和Type字段、TC字段、Attr字段、通用TLP头中的其他字段))。希望对各位大侠的学习有参考价值,话不多说,上货。
大侠好,欢迎来到FPGA技术江湖,江湖偌大,相见即是缘分。大侠可以关注FPGA技术江湖,在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源,或者一起煮酒言欢。
最近在学习驱动开发过程中涉及到PCI相关知识,在网上看了很多文章,良莠不齐,我总结一下比较好的文章分享给大家,那就从源头开始说起。
自PC在1981年被IBM发明以来,主板上都有扩展槽用于扩充计算机功能。现在最常见的扩展槽是PCIe插槽,实际上在你看不见的计算机主板芯片内部,各种硬件控制模块大部分也是以PCIe设备的形式挂载到了一颗或者几颗PCI/PCIe设备树上。固件和操作系统正是通过枚举设备树们才能发现绝大多数即插即用(PNP)设备的。那究竟什么是PCI呢?
近年来,随着中国新基建、中国制造2025规划的持续推进,单ARM处理器越来越难胜任工业现场的功能要求,特别是如今能源电力、工业控制、智慧医疗等行业,往往更需要ARM + FPGA架构的处理器平台来实现例如多路/高速AD采集、多路网口、多路串口、多路/高速并行DI/DO、高速数据并行处理等特定功能,因此ARM + FPGA架构处理器平台愈发受市场欢迎。
最近有很多大侠在交流群里讨论PCI总线,PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第二十二篇,PCIe总线的事务层(存储器、I/O和配置读写请求TLP(存储器读写请求TLP))相关内容。希望对各位大侠的学习有参考价值,话不多说,上货。
某些特殊的应用场合可能要求PCIe设备能够以高可靠性持续不间断运行,为此,PCIe总线采用热插拔(Hot Plug)和热切换(Hot Swap)技术,来实现不关闭系统电源的情况下更换PCIe卡设备。
上一讲说道:“一个完整的TLP由1个或多个TLP Prefix、TLP头、Data Payload和TLP Digest构成”,那么本讲将就谈一谈TLP的头,具体几种事务(存储器读写、配置读写、IO读写、原子操作、消息报文)后面一一分析。
最近有很多大侠在交流群里讨论PCI总线,PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第二十一篇,PCIe总线的事务层(TLP的路由(基于地址的路由、基于ID的路由、隐式路由))。希望对各位大侠的学习有参考价值,话不多说,上货。
TLP的路由方式指的是TLP经过Switch或者PCIe桥片时采用哪条路径,最终到达EP或RC的方法。
最近有很多大侠在交流群里讨论PCI总线,PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第十九篇,PCIe设备的扩展配置空间以及第十六篇至第十九篇小结。希望对各位大侠的学习有参考价值,话不多说,上货。
PCIe协议定义了三层结构,分别是:物理层、数据链路层、事务层,每个层次按照协议中规定的内容,完成相应的数据处理功能,各层都分为发送和接收两功能块。
最近有很多大侠在交流群里讨论PCI总线,PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第二十三篇,PCIe总线的事务层(TLP中与数据负载相关的参数(Max_Payload_Size参数、Max_Read_Request_Size参数、RCB参数)以及第二十篇至二十三篇小结等相关内容。希望对各位大侠的学习有参考价值,话不多说,上货。
总线是一组传输通道,是各种逻辑器件构成的传输数据的通道,一般由由数据线、地址线、控制线等构成。接口是一种连接标准,又常常被称之为物理接口。
VPP 是美国思科网络开源的一个可扩展的框架,可提供开箱即用的生产质量交换机 / 路由器功能。它是思科矢量数据包处理(Vector Packet Processing,VPP)技术的开源版本:一种高性能的数据包处理堆栈,可以在商用 CPU 上运行。
本文主要介绍了我在阅读《深入浅出DPDK》,《DPDK应用基础》这两本书中所划下的知识点
PCIe发展至今已经从最初的1.0升级到了6.0,但很多人对于PCIe只知其然而不知其所以然,小编今天就带大家一起来看一看。
pcie接口是一种高速串行计算机扩展总线标准,是高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,是替代旧的PCI,PCI-X和AGP总线标准的,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。 PCIE接口的优势: 相对于传统PCI总线在单一时间周期内只能实现单向传输,PCIE的双单工连接能提供更高的传输速率和质量。PCI-E插槽是可以向下兼容的,比如PCI-E 16X插槽可以插8X、4X、1X的卡。现在的服务器一般都会提供多个8X、4X的接口,已取代以前的PCI-X接口。PCIe属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。 PCIE有多种规格,从PCIE x1到PCIE x32,目前能够满足所有的低速设备和高速设备的需求,接口是PCIe 3.0接口,其传输速率是上一代接口带宽的两倍,PCIE接口的主要优势在于其减少延迟的能力。PCIe设备和PCIe总线直接相连,使缓存和数据更接近CPU。 北京东大金智提供自主研发生产销售的飞迈瑞克(femrice)品牌光纤网卡,包含pcie万兆网卡、pcie千兆网卡、pcie 25G网卡、pcie台式机网卡、pcie电口网卡、pcie光口网卡等等。其产品均已通过FCC、CE、RoHS、REACH等国际权威认证以及国家行业认证,精益求精,始终如一地专注于网络、通讯传输领域的应用解决方案。
PCIe2.0规范于2007年1月5日推出,将PCIe1.0 2.5GT/s的传输速率提高了一倍,每个通道的吞吐率从250MB/s上升到500MB/s,因此2通道的PCIe可支持高达1GB的总吞吐量。
本章将着重讲述PCIe的MSI和MSI-X中断机制,在FPGA应用中主要通过XDMA中断与上位机进行通信,本文略长。
在早期的计算机系统中,多数外围设备使用并行总线结构。这些总线包括PCI和PATA(并行ATA)。当通信速率较低时,并行总线结构可以设计得非常简单和有效,可以连接大量外围设备。通过使用中央仲裁机制,可以方便地实现总线设备间的通信:然而,当速率和带宽不断增加时,并行结构的潜力不断被发掘并不再能够满足系统设计要求。
有一点需要特别注意:由于NVIDIA驱动会自动管理GPU参数,因此在空闲状态下,你看到的GPU对应的PCIe带宽是4GB/s。但实际上,当你在跑代码时候,驱动会自动把带宽拉上来,比如我下面这个图中,带宽就拉到了最高16GB/s。所以不要被迷惑了:
PCIe设备发出MSI-X中断请求的方法与发出MSI中断请求的方法类似,都是向Message Address所在的地址写Message Data字段包含的数据。只是MSI-X中断机制为了支持更多的中断请求,在MSI-X Capablity结构中存放了一个指向一组Message Address和 Message Data字段的指针,从而一个PCIe设备可以支持的MSI-X中断请求数目大于32个,而且并不要求中断向量号连续。MSI-X机制使用的这组Message Address和 Message Data字段存放在PCIe设备的BAR空间中,而不是在PCIe设备的配置空间中,从而可以由用户决定使用MSI-X中断请求的数目。
最近有很多大侠在交流群里讨论PCI总线,PCI作为高速接口之一,在当下的FPGA产品设计研发中,地位举足轻重,应用广泛,今天给大侠带来PCI Express 系列连载,今天带来第二十六篇,MSI和MSI-X中断机制,包括x86处理器如何处理MSI-X中断请求(Message Address字段和Message Data字段的格式、FSB Interrupt Message总线事务)相关内容。希望对各位大侠的学习有参考价值,话不多说,上货。
领取专属 10元无门槛券
手把手带您无忧上云