协处理器CP15介绍—MCR/MRC指令(6)

概述:在基于ARM的嵌入式应用系统中，存储系统的操作通常是由协处理器CP15完成的。CP15包含16个32位的寄存器，其编号为0～15。

而访问CP15寄存器的指令主要是MCR和MRC这两个指令。

例如协处理器15（CP15），ARM处理器使用协处理器15的寄存器来控制cache、TCM和存储器管理。

而访问CP15寄存器的指令主要是MCR和MRC这两个指令:

MRC：协处理器寄存器到ARM处理器寄存器的数据传送指令(读出协处理器寄存器)。

MCR：ARM处理器寄存器到协处理器寄存器的数据传送指令(写入协处理器寄存器)。

1.MRC/MCR指令读取CP15寄存器格式:

MRC{cond} p15,<Opcode_1>,<Rd>,<CRn>,<CRm>,<Opcode_2>              

MCR{cond} p15,<Opcode_1>,<Rd>,<CRn>,<CRm>,<Opcode_2>

cond：为指令执行的条件码。当cond忽略时指令为无条件执行。  Opcode_1：协处理器的特定操作码. 对于CP15寄存器来说，opcode1=0 Rd：作为源寄存器的ARM寄存器，其值将被传送到协处理器寄存器中，或者将协处理器寄存器的值传送到该寄存器里面 ,通常为R0 CRn：作为目标寄存器的协处理器寄存器，其编号是C~C15。  CRm：协处理器中附加的目标寄存器或源操作数寄存器。如果不需要设置附加信息，将CRm设置为c0，否则结果未知  Opcode_2：可选的协处理器特定操作码。（用来区分同一个编号的不同物理寄存器，当不需要提供附加信息时，指定为0） 

1.1 示例:

mrc p15, 0, r0, c1, c0, 0                               //将 CP15 的寄存器 C1 的值读到 r0 中

mcr p15, 0, r0, c7, c7, 0                              //关闭ICaches和DCaches

mcr p15, 0, r0, c8, c7, 0                             //使无效整个数据TLB和指令TLB

1.2 在C函数中使用汇编示例：

__asm__( "mrc p15, 0, r1, c1, c0, 0\n"                      //使用__asm__  可以在C函数中执行汇编语句 "orr r1, r1, #0xc0000000\n"                                          "mcr p15, 0, r1, c1, c0, 0\n"   :::"r1"                                                                        //:::"r1" 向GCC声明：我对r1作了改动

);　

2.CP15中的寄存器介绍

CP15 的寄存器列表如表所示：

2.1 CP15 的寄存器 C0

　　CP15 中寄存器 C0 对应两个标识符寄存器，由访问 CP15 的寄存器指令指定要访问哪个具体物理寄存器，与两个标识符寄存器的对应关系如下所示：

1、主标识符寄存器  指令格式：MRC P15，0，R0，C0，C0，0 #将主标示符寄存器的内容读到AMR寄存器R0中  主标示符的编码格式对于不同的ARM处理器版本有所不同。对于AMR7之后的处理器，其主标示符编码格式如下 ：

各部分的编码详细含义如下表所示：  2、cache类型标识符寄存器 指令格式：MRC P15，0，R0，C0，C0，1 #将cache类型标识符寄存器的内容读到AMR寄存器R0中  ARM 处理器中 cache 类型标识符寄存器的编码格式如下所示：

各部分的编码详细含义如下表所示：

控制字段位 [28 ： 25] 的含义 主要用于定义对于写回类型的cache的一些属性，cache 类型标识符寄存器的控制字段位 [28 ： 25]：

控制字段位 [23 ： 12] 及控制字段位 [11 ： 0] 含义 [23：12]用于定义数据cache的属性，[11: 0]用于定义指令cache的属性。编码格式如下：

其中bits[1:0]含义如下：

其中bits[5:3]含义如下：

其中bits[8:6]含义如下：

2.2 CP15 的寄存器 C1

CP15中的寄存器C1是一个控制寄存器，它包括以下控制功能：

• 禁止或使能MMU以及其他与存储系统相关的功能
• 配置存储系统以及ARM处理器中的相关部分的工作

指令如下：  mrc p15, 0, r0, c1, c0{, 0} ；将 CP15 的寄存器 C1 的值读到 r0 中  mcr p15, 0, r0, c1, c0{, 0} ；将 r0 的值写到 CP15 的寄存器 C1 中  CP15 中的寄存器 C1 的编码格式及含义说明如下：

2.3 CP15 的寄存器 C2

C2寄存器的别名：Translation table base (TTB) register  C2寄存器用来保存页表的基地址，即一级映射描述符表的基地址。其编码格如下所示：

2.4 CP15 的寄存器 C3

CP15 中的寄存器 C3 定义了 ARM 处理器的 16 个域的访问权限。  在 CP15的C3寄存器中，划分了 16个域，每个区域由两位构成，这两位说明了当前内存的检查权限：  00：当前级别下，该内存区域不允许被访问，任何的访问都会引起一个domain fault，这时 AP位无效  01：当前级别下，该内存区域的访问必须配合该内存区域的段描述符中AP位进行权检查  10：保留状态（我们最好不要填写该值，以免引起不能确定的问题）  11：当前级别下，对该内存区域的访问都不进行权限检查。 这时 AP位无效  所以只有当相应域的编码为 01 时，才会根据 AP位 和协处理器CP15中的C1寄存器的R,S位进行权限检查

2.5 CP15 的寄存器 C5

CP15 中的寄存器 C5 是失效状态寄存器，分为指令状态失效和数据状态失效。  MRC p15, 0, , c5, c0, 0 访问数据失效状态寄存器  MRC p15, 0, , c5, c0, 1 访问指令状态失效寄存器  编码格式如下所示：

其中，域标识bit[7:4]表示存放引起存储访问失效的存储访问所属的域。状态标识 bit[3:0] 表示放引起存储访问失效的存储访问类型，该字段含义如下表所示（优先级由上到下递减）。 

2.4 CP15的寄存器C6

CP15 中的寄存器 C6 是失效地址寄存器，其中保存了引起存储访问失效的地址，分为数据失效地址寄存器和指令失效地址寄存器。  MRC p15, 0, , c6, c0, 0 访问数据失效地址寄存器  MRC p15, 0, , c6, c0, 2 访问指令失效地址寄存器  编码格式如下所示：

2.5 CP15的寄存器C7

CP15 的 C7 寄存器用来控制 cache 和写缓存，它是一个只写寄存器，读操作将产生不可预知的后果。访问 CP15 的 C7 寄存器的指令格式为：mcr p15, 0, Rd, CRn, CRm, opcode_2 。具体含义如下表所示（表中的数据是指Rd中的数据） 

2.6 CP15的寄存器C8

系统协处理器CP15的寄存器C8就是清除TLB内容的相关操作。它是一个只写的寄存器。  MCR p15，0，Rd，c8，CRm，opcode_2  Rd中为要写入C8寄存器的内容，CRm和opcode_2的不同组合决定指令执行的不同操作。 

2.7 CP15的寄存器C12

CP15寄存器C12用来设置异常向量基地址，其编码格式如下所示：  MCR p15, 0, , c12, c0, 0 ；Rd中存放要修改的异常向量基地址

注：只有ARM11和cortex-a 可以任意修改异常向量基地址。arm7,ARM9,ARM10只可以在0地址或0xffff0000中

2.8 CP15的寄存器C13

CP15中的寄存器C13用于快速上下文切换。其编码格式如下所示

其中， 在读操作时，结果中位[31：:25]返回PID，其他位 的数值是不可以预知的。写操作将设置PID的值。当PID的值为0时，MVA = VA | (0（PID）<<25)，MVA=VA,相当于禁止了FCSE。系统复位后PID即为0。当PID的值不为0时，相当于使能了FCSE。