专栏首页嵌入式iot浅析riscv中的plic与eclic

浅析riscv中的plic与eclic

浅析riscv中的plic与eclic

  • 1.PLIC中断处理
  • 2.sifive中断的编程模型
  • 3.关于eclic
  • 4.关于jalmnxti

1.PLIC中断处理

在RISC V体系架构中,对中断有着一些定义,下面来分析一下这种定义的实现策略。

在riscv中一共定义了三种状态中断,对于hart层面,hart包含local中断源和global中断源。而local中断只有Timer和Software中断两种,而global中断则称为external interrupts。只有global中断源可以被PLIC core响应,通常为I/O device。

一般来说,timer和software是通过CLINT(CORE LOCAL INTERRUPT),而外部中断通过PLIC处理。

可以看一下蜂鸟处理器的处理流程,另外sifive的E31的中断也有如下的处理。

2.sifive中断的编程模型

中断处理过程有如下的流程

  • 首先mstatus的MIE域被拷贝到mstatus的MPIE,然后mstatus的MIE域被清除。此时全局中断disable。
  • 程序当前的pc值被拷贝到mepc寄存器中,然后pc值会根据mtvec的值设置其值。如果向量中断被使能,pc值会变成mtvec.BASE+4xexception处的代码。
  • 从mstatus.MPP中取出特权模式的状态

接下来就是处理中断具体的函数实现

  • 将特权模式的状态设置到mstatus.MPP
  • 将mstatus.MPIE的数据拷贝到mstatus.MIE中
  • 从mepc中取值放到pc中

最后执行eret恢复到程序正常运行的状态。

对于CLINT来说,有Software Interrupt和Timer Interrupt,可以直接在寄存器中控制。

而PLIC实际上可以理解为arm的中断控制器,存在其map地址。

由于PLIC的使用是针对外部中断的,所以可以单独设置每个中断。可以设置如下的值:

  • 中断的优先级priotity
  • 中断挂起位pending
  • 中断使能enables
  • 中断阈值priority Thresholds

由于PLIC的实现是独立于hart的IP设计,所以其设计和布局也不一定完全一致。

3.关于eclic

eclic的设计是芯来科技设计的一种中断处理方式。

eclic目前也是众多芯来科技core采用的中断控制器,也包括gd32vf103系列的芯片。

3号中断是内核TIMER单元生成的软件中断。

7号中断是内核TIMER单元生成的计时器中断。

而从19~4095中断号都是外部中断,其中断的编号与中断的优先级其实没有关系。

而对于ECLIC的寄存器布局,可见上图。

  • cliccfg是中断全局配置寄存器,可以结合clicintctl[i]配置
  • clicinfo也是全局寄存器中的数据,对于使用上来说,是只读的
  • mth中断的阈值级别寄存器
  • clicintip[i]是中断等待寄存器,也相当于pending寄存器
  • clicintie[i]为中断使能寄存器
  • clicintattr[i]为中断的属性,可以设置中断的上升沿触发或者下降沿触发,同时也可以设置中断从处理是向量中断还是非向量中断。
  • clicintctl[i] 设置中断优先级级别和优先级,需要配合cliccfg设置阈。

4.关于jalmnxti

这个也是eclic为了减少中断延时,加速中断咬尾的自定义指令。

该指令是配合eclic处理机制设计的,其指令功能比较多

  • 开启中断使能,处理下一个中断
  • 返回下一个中断入口地址
  • 跳转至中断handler
  • 中断处理后返回

由于csrrw ra, CSR_JALMNXTI, ra一条指令可以达到JAL(Jump and Link)的效果,同时硬件上更新Link寄存器作为该指令的PC作为函数调用的返回值,因此从中断服务程序返回后,又会重新回到csrrw ra, CSR_JALMNXTI, ra指令再次执行,可以重新判断是否有中断pending,如果有则跳转到中断处理函数,从而实现中断的咬尾处理,如果没有中断等待,则jalmnxti实际上并不会做任何事情。

本文分享自微信公众号 - 嵌入式IoT(Embeded_IoT),作者:bigmagic

原文出处及转载信息见文内详细说明,如有侵权,请联系 yunjia_community@tencent.com 删除。

原始发表时间:2021-04-11

本文参与腾讯云自媒体分享计划,欢迎正在阅读的你也加入,一起分享。

我来说两句

0 条评论
登录 后参与评论

相关文章

  • 从riscv底层原理分析gd32vf103的中断行为

    对于向量中断,其中断发生后,pc指针会根据中断的类型跳转到基地址+中断号*4的地址处去执行中断处理程序,做过stm32的,应该比较清楚向量中断的大概样子。当然,...

    bigmagic
  • RISC-V64 opensbi启动过程

    最近有一些riscv的项目做,虽然以前也用过例如k210之类的riscv架构的芯片,但是都止于能够做一些应用,并未特别关注其芯片的体系架构方面的东西,但是随着接...

    bigmagic
  • riscv实现自定义指令并用qemu运行

    riscv支持指令集自定义扩展,这大大增加了riscv的可玩性,同时对于一些实际应用中,自己通过一条指令来实现特定的功能,效率非常高,当然,前提是硬件平台需要对...

    bigmagic
  • 用哪吒D1开发板体验riscv向量底层编程

    RISCV V扩展即向量指令扩展(RVV),这部分作为研究AI加速计算领域有着非常关键的作用。既然的D1支持了rvv扩展(0.7.1,最新的版本已经0.10版本...

    bigmagic
  • 手把手教你设计CPU(蜂鸟书)读书笔记

    这本书讲的是如何用verilog,以riscv为指令集,设计一款CPU。也就是书中说的蜂鸟E200。之前没有看过类似的书,对CPU的工作流程也不熟悉。这本书以v...

    用户1148523
  • riscv64 裸机编程实践与分析

    任何芯片在启动之前都需要有一段汇编代码,从这段汇编代码上就可以体现一些架构设计的特点。往往做嵌入式底层开发都需要关注这段汇编代码的含义,这样在使用的时候才能全面...

    bigmagic
  • opensbi下的riscv64裸机编程2(中断与异常)

    任何时候,中断和异常的产生都是十分值得关注的,这些将破坏程序原有的执行逻辑。按照芯片的设计来说,中断和异常大致上可以分为三类异常(Exception)、陷入(T...

    bigmagic
  • 全志D1开发板(哪吒 RISCV64)开箱评测

    作为主打RISC-V架构芯片的国产开发板,哪吒开发板这次的发布也算是良心之作。随着第一批板子的公开发售,立即购置一块,准备好好研究一下平头哥C906的处理器核以...

    bigmagic
  • 搭建qemu RISC-V运行Linux环境

    目前虽然RISC-V的硬件开发板能够运行Linux的十分难得,从探索RISCV的生态的角度上来看,使用模拟器也是一种非常好的方式。使用QEMU能够很好的模拟RI...

    bigmagic

扫码关注云+社区

领取腾讯云代金券