二进制减法运算法则图解_二进制减法等于加补码

大家好，又见面了，我是你们的朋友全栈君。

FPGA减法运算，商位宽设置比除数和被除数多一位，若商最高位为1，则为负数，如果结果为负数，取值为反码加1

例：

wire [2:0]A;

wire [2:0]B;

reg [3:0]C1;

reg [2:0]C;

assign A=010;

assign B=101;

always@(posedge clk)

begin

C1<=A-B;

end

assign C=C1[3]?(~C1[2:0]+1):C1[2:0];

版权声明：本文内容由互联网用户自发贡献，该文观点仅代表作者本人。本站仅提供信息存储空间服务，不拥有所有权，不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容， 请发送邮件至 举报，一经查实，本站将立刻删除。

发布者：全栈程序员栈长，转载请注明出处：https://javaforall.cn/193314.html原文链接：https://javaforall.cn