Xilinx XC7Z020双核ARM＋FPGA开发板试用合集——自定义硬件工程

本期测试板卡是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗处理器设计的异构多核SoC工业级核心板，处理器集成PS端双核ARM Cortex-A9 + PL端Artix-7架构28nm可编程逻辑资源。

下面是测试内容，欢迎查阅。

SD卡启动设置

根据《TLZ7x-EasyEVM-S评估板硬件说明书》可知，评估板的SD卡走的SDIO0总线：

上述结论从原理图也可以得到印证：

对应的引脚为：

在硬件工程中设置如下：

PS UART设置

从实物图上看，PS的UART对应CON5接口，原理图为：

对应的核心板MIO资源为：

硬件中对应的配置如下：

DDR配置

Ddr的参数在资料没有提供，因此参数设置直接根据参考例程设定：

GPIO配置

根据原理图可知，核心板有5个LED，其中配置如下：

底板有4个LED，其中配置如下：

这里使用底板的4个LED，原理图：

对应的硬件配置如下：

引用AXI GPIO的IP，配置为：

然后配置按键的GPIO，根据说明书可知：

对应的原理图如下：

因此设定硬件如下，增加3个EMIO，如下：

引用AXI GPIO的IP，配置为：

EMIO的原理图如下：

UART 16550 IP配置

每个UART 16550均需要增加两个EMIO，因此这里找4个扩展IO，根据原理可得：

这里选择UART 16550 Rx0，Tx0分别为V20，W20，选择UART 16550Rx1，Tx1分别为Y11，Y12。对应的硬件配置如下：

最终整体原理图如下：

编写管教约束文件如下：

# USER-LED

set_property PACKAGE_PIN F16 [get_portsgpio_led[0]]

set_property IOSTANDARD LVCMOS33 [get_portsgpio_ledl_0_tri_io[0]]

set_property PACKAGE_PIN M14 [get_portsgpio_led[1]]

set_property IOSTANDARD LVCMOS33 [get_portsgpio_led[1]]

set_property PACKAGE_PIN M15 [get_portsgpio_led[2]]

set_property IOSTANDARD LVCMOS33 [get_portsgpio_led[2]]

# USER-KEY

set_property PACKAGE_PIN H15 [get_portsgpio_key[0]]

set_property IOSTANDARD LVCMOS33 [get_portsgpio_key[0]]

set_property PACKAGE_PIN J15 [get_portsgpio_key[1]]

set_property IOSTANDARD LVCMOS33 [get_portsgpio_key[1]]

set_property PACKAGE_PIN G15 [get_portsgpio_key[2]]

set_property IOSTANDARD LVCMOS33 [get_portsgpio_key[2]]

# UART0

set_property PACKAGE_PIN V20 [get_portsuart_rx_0]

set_property IOSTANDARD LVCMOS33 [get_portsuart_rx_0]

set_property PACKAGE_PIN W20 [get_portsuart_tx_0]

set_property IOSTANDARD LVCMOS33 [get_portsuart_tx_0]

# UART1

set_property PACKAGE_PIN Y11 [get_portsuart_rx_1]

set_property IOSTANDARD LVCMOS33 [get_portsuart_rx_1]

set_property PACKAGE_PIN Y12 [get_portsuart_tx_1]

set_property IOSTANDARD LVCMOS33 [get_portsuart_tx_1]

# Enable BitStream Compression

set_property BITSTREAM.GENERAL.COMPRESStrue [current_design]

最后编译，并生成xsa文件即可。