FPGA采集：高采样率数据流与存储

高采样率采集的瓶颈很少停在 ADC 分辨率上，而多半出在数据从采集通道到存储介质的"最后一公里"：ADC 每个周期都在产出新样本，存储介质的带宽、延迟与耐久却是以毫秒乃至秒为尺度变化的量。两者之间必须插入一层吸收瞬时落差的缓冲，并把每一环的带宽算清楚。FPGA 的价值正在于此：片内并行完成滤波、抽取与打包，把速率压到后级能承受的水平，再以确定时序驱动 DDR 缓存与存储写入。