Altera错误(12007)：顶层设计实体"alt_ex_1“未定义
Altera错误(12007)：顶层设计实体"alt_ex_1“未定义
提问于 2014-09-14 10:31:20
我看过前面所有的问题，似乎没有人有像我这样简单的问题。此外，我已经搜索了网络，并没有找到解决办法。
我对VHDL很陌生，并试图编译Altera提供的简单示例，如下所示：
library ieee;
use ieee.std_logic_1164.all;
entity light is
port(x1, x2: in std_logic;
f: out std_logic);
end light;
architecture LogicFunction of light is
begin
f <= (x1 and not x2) or (not x1 and x2);
end LogicFunction;我遵循了Altera教程中的项目创建步骤，但当我试图编译该项目时，会得到以下错误：
Error (12007): Top-level design entity "alt_ex_1" is undefinedStack Overflow用户
发布于 2015-04-30 23:30:35
只需将指针放在项目导航面板中的文件名上，然后单击右键，然后按下(设置为顶层实体)。好了。
页面原文内容由Stack Overflow提供。腾讯云小微IT领域专用引擎提供翻译支持
原文链接：
https://stackoverflow.com/questions/25832326
复制相关文章
相似问题
腾讯云开发者
