首页
学习
活动
专区
工具
TVP
发布

陌上风骑驴看IC

专栏成员
102
文章
366704
阅读量
197
订阅数
ISSCC 2020: CEA Chiplets, Samsung and MTK 5G
最近各大自媒体都在写ISSCC 2020, 矽说的《后SoC时代或将迎来Chiplet拐点》 尤其好,深入浅出且幽默诙谐。提到Chiplet 许多美满人都不由得感叹,美满前掌门Sehat 多年前就开始关注并投入研究Chiplet, 如今Chiplet 的春天似乎来了,而他老人家却已离开了这一亩田,用一位老兄的话说:起了大早错过了赶集——论成败人生豪迈,有几人可重头再来!
老秃胖驴
2020-03-16
1.4K0
论文精选 | 用Cadence 流程跟IP 完成7nm Arm Neoverse 多核SOC 设计
今儿发CdnLive 论文精选,老驴是偷懒,见缝插针,不是所有的缝都能插进所有的针,在缝不可调整的时候只能调整针,才能保证输出及输出的质量。今天分享一篇2019 年日本CdnLive ARM 的文章,原文题目是《 Designing a 7nm multi core Arm Neoverse SOC using Cadence Implementation Flow and IP 》老驴给他翻译成:用Cadence 实现流程跟IP 完成基于ARM Neoverse 多核的SOC 设计,标题通常都是信息量最大的部分,对于公众号而言更是,直接关系到点击量,所以有很多下作的标题会用『震惊,再不XX就会OO』,对此老驴不耻且酸。说回标题,可以分别解析:
老秃胖驴
2019-12-10
9290
Cadence发布Tempus电源完整性签核方案
中国上海,2019年11月15日——楷登电子(美国Cadence公司,NASDAQ:CDNS)发布Tempus电源完整性解决方案,业界首款全面的静态时序/信号完整性和电源完整性分析工具,帮助工程师在7nm及更小节点创建可靠设计。该解决方案集成了业界广泛使用的Cadence Tempus时序签核解决方案与Voltus IC电源完整性解决方案。使用这款新工具,客户可以在不牺牲签核质量的前提下大幅降低IR压降设计余量,优化功耗和面积。早期使用案例表明,Tempus电源完整性解决方案可以正确识别IR压降错误,在流片前预防出现硅片故障,并将硅片最大频率提高10%。
老秃胖驴
2019-11-19
8170
没有更多了
社区活动
【纪录片】中国数据库前世今生
穿越半个世纪,探寻中国数据库50年的发展历程
Python精品学习库
代码在线跑,知识轻松学
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
领券
问题归档专栏文章快讯文章归档关键词归档开发者手册归档开发者手册 Section 归档