腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
FPGA开源工作室
专栏成员
举报
236
文章
392174
阅读量
90
订阅数
订阅专栏
申请加入专栏
全部文章(236)
fpga(115)
编程算法(50)
tcp/ip(31)
matlab(30)
图像处理(19)
缓存(19)
硬件开发(14)
单片机(12)
node.js(9)
ide(8)
数据(8)
linux(7)
windows(7)
设计(6)
arm(5)
verilog(5)
二进制(5)
接口(5)
c 语言(4)
ubuntu(4)
网络安全(4)
udp(4)
https(4)
ip(4)
rgb(4)
tcl(4)
编码(4)
系统(4)
人脸识别(3)
python(3)
bash(3)
apt-get(3)
腾讯云测试服务(3)
存储(3)
bit(3)
db(3)
vhdl(3)
工作(3)
函数(3)
芯片(3)
状态机(3)
负载均衡(2)
其他(2)
ios(2)
打包(2)
bash 指令(2)
神经网络(2)
数据库一体机 TData(2)
http(2)
自动化(2)
图像识别(2)
opencv(2)
数据结构(2)
虚拟化(2)
delay(2)
image(2)
io(2)
max(2)
ps(2)
subplot(2)
timing(2)
title(2)
配置(2)
入门(2)
算法(2)
网络(2)
压缩(2)
原理(2)
对象存储(1)
维纳斯(1)
区块链(1)
自动驾驶(1)
iphone(1)
c++(1)
php(1)
r 语言(1)
xml(1)
css(1)
html(1)
access(1)
github(1)
unix(1)
文件存储(1)
命令行工具(1)
视频处理(1)
人工智能(1)
开源(1)
爬虫(1)
gui(1)
flash(1)
ntp(1)
powershell(1)
数据分析(1)
物联网(1)
架构设计(1)
processing(1)
5g(1)
迁移(1)
汽车(1)
app(1)
axis(1)
binary(1)
com(1)
config(1)
console(1)
data(1)
diff(1)
display(1)
double(1)
edge(1)
figure(1)
file(1)
filter(1)
fork(1)
fs(1)
i2c(1)
input(1)
int(1)
logic(1)
min(1)
path(1)
png(1)
post(1)
project(1)
range(1)
report(1)
set(1)
size(1)
spi(1)
stm32(1)
stub(1)
uart(1)
vr(1)
width(1)
x11(1)
xilinx(1)
队列(1)
基础(1)
脚本(1)
连接(1)
量化(1)
摄像头(1)
调试(1)
同步(1)
通信(1)
协议(1)
性能(1)
异步(1)
音频(1)
硬件(1)
语法(1)
主机(1)
搜索文章
搜索
搜索
关闭
SystemVerilog语言简介
c 语言
编程算法
SystemVerilog是一种硬件描述和验证语言(HDVL),它基于IEEE1364-2001 Verilog硬件描述语言(HDL),并对其进行了扩展,包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等,这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发,它主要定位在芯片的实现和验证流程上,并为系统级的设计流程提供了强大的连接能力。下面我们从几个方面对SystemVerilog所作的增强进行简要的介绍,期望能够通过这个介绍使大家对SystemVerilog有一个概括性的了解。
FPGA开源工作室
2021-10-12
3.7K
0
ZYNQ笔记(0):C语言基础知识复习
编程算法
c 语言
c++
其他
ZYNQ的SDK是用C语言进行开发的,C语言可以说是当今理工类大学生的必备技能。我本科学C语言时就是对付考试而已,导致现在学ZYNQ是一脸懵逼。现在特开一帖,整理一下C语言的基础知识。
FPGA开源工作室
2020-03-20
889
0
FPGA图像处理基本技巧
fpga
编程算法
c 语言
缓存
单片机
先来谈一下怎样才能学好Verilog这个问题。有人说学Verilog很难,好像比C语言还要难学。有一定难度是真的,但并没有比别的语言更难学。我们刚开始学C语言的时候也觉得C语言很难,直到我们把思维方式转变过来了,把微机原理学好了,能模拟CPU的运行方式来思考问题了,就会发现C语言也没那么难了。所以这里面存在一个思维方式的转换的过程。这对于学Verilog来说也是一样的,只不过Verilog比C语言还要更加底层,我们只掌握了CPU的思维模式还不行,还需要再往下学一层“硬件电路的思维模式”,才能更好的掌握硬件编程语言。
FPGA开源工作室
2019-10-29
1.4K
0
verilog常用语法一让您的FPGA设计更轻松
打包
fpga
c 语言
FPGA 设计的硬件语言Verilog中的参数化有两种关键词:define 和 paramerter,参数化的主要目的是代码易维护、易移植和可读性好。
FPGA开源工作室
2019-10-29
882
0
没有更多了
社区活动
【纪录片】中国数据库前世今生
穿越半个世纪,探寻中国数据库50年的发展历程
立即查看
Python精品学习库
代码在线跑,知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档