腾讯云
开发者社区
文档
建议反馈
控制台
登录/注册
首页
学习
活动
专区
工具
TVP
最新优惠活动
文章/答案/技术大牛
搜索
搜索
关闭
发布
首页
学习
活动
专区
工具
TVP
最新优惠活动
返回腾讯云官网
FPGA开源工作室
专栏成员
举报
236
文章
392015
阅读量
90
订阅数
订阅专栏
申请加入专栏
全部文章(236)
fpga(115)
编程算法(50)
tcp/ip(31)
matlab(30)
图像处理(19)
缓存(19)
硬件开发(14)
单片机(12)
node.js(9)
ide(8)
数据(8)
linux(7)
windows(7)
设计(6)
arm(5)
verilog(5)
二进制(5)
接口(5)
c 语言(4)
ubuntu(4)
网络安全(4)
udp(4)
https(4)
ip(4)
rgb(4)
tcl(4)
编码(4)
系统(4)
人脸识别(3)
python(3)
bash(3)
apt-get(3)
腾讯云测试服务(3)
存储(3)
bit(3)
db(3)
vhdl(3)
工作(3)
函数(3)
芯片(3)
状态机(3)
负载均衡(2)
其他(2)
ios(2)
打包(2)
bash 指令(2)
神经网络(2)
数据库一体机 TData(2)
http(2)
自动化(2)
图像识别(2)
opencv(2)
数据结构(2)
虚拟化(2)
delay(2)
image(2)
io(2)
max(2)
ps(2)
subplot(2)
timing(2)
title(2)
配置(2)
入门(2)
算法(2)
网络(2)
压缩(2)
原理(2)
对象存储(1)
维纳斯(1)
区块链(1)
自动驾驶(1)
iphone(1)
c++(1)
php(1)
r 语言(1)
xml(1)
css(1)
html(1)
access(1)
github(1)
unix(1)
文件存储(1)
命令行工具(1)
视频处理(1)
人工智能(1)
开源(1)
爬虫(1)
gui(1)
flash(1)
ntp(1)
powershell(1)
数据分析(1)
物联网(1)
架构设计(1)
processing(1)
5g(1)
迁移(1)
汽车(1)
app(1)
axis(1)
binary(1)
com(1)
config(1)
console(1)
data(1)
diff(1)
display(1)
double(1)
edge(1)
figure(1)
file(1)
filter(1)
fork(1)
fs(1)
i2c(1)
input(1)
int(1)
logic(1)
min(1)
path(1)
png(1)
post(1)
project(1)
range(1)
report(1)
set(1)
size(1)
spi(1)
stm32(1)
stub(1)
uart(1)
vr(1)
width(1)
x11(1)
xilinx(1)
队列(1)
基础(1)
脚本(1)
连接(1)
量化(1)
摄像头(1)
调试(1)
同步(1)
通信(1)
协议(1)
性能(1)
异步(1)
音频(1)
硬件(1)
语法(1)
主机(1)
搜索文章
搜索
搜索
关闭
gVim编辑器——基本设置、常用命令、代码片段
编程算法
windows
ide
gVim是一款强大的编辑器,可以满足大部分语言的编程需要。尤其是其自带的模板定制功能对于Verilog来说非常受用。然而gVim有很多操作是不同于其他编辑器的,这让很多初学者望而却步,因此,本文将gVim的一些常用技巧列举了出来。
FPGA开源工作室
2020-03-20
4.3K
0
【vivado约束学习二】 IO延时约束
fpga
ide
要在设计中精确建模外部时序,必须为输入和输出端口提供时序信息。Xilinx Vivado集成设计环境(IDE)仅在FPGA边界内识别时序,因此必须使用以下命令指定超出这些边界的延迟值: 1,set_input_delay 2,set_output_delay
FPGA开源工作室
2019-10-29
2.2K
0
【Vivado约束学习】 时钟约束
fpga
ide
单片机
在数字设计中,时钟代表从寄存器(register)到寄存器可靠传输数据的时间基准。Xilinx Vivado集成设计环境(IDE)时序引擎使用ClocK特征计算时序路径要求,并通过松弛计算报告设计时序裕度(Slack)。 时钟必须正确定义,以获得最佳的时序路径。以下特性定义了时钟: 1,时钟定义在它的树根的驱动器管脚或端口上,被称为源点。 2,时钟的边沿是由周期和波形特性相结合来描述的。 3,周期以纳秒(ns)为单位,时钟对应于波形重复的时间。 4,波形是时钟周期内上升边沿和下降边沿绝对时间的列表,以纳秒(ns)为单位。列表必须包含偶数的值。第一个值总是相对应的。到第一个上升的边沿。除非另有规定,占空比默认为50%,相移到0ns。 如图1所示,时钟CLK0具有10ns周期、50%占空比和0ns相位。时钟CLK1具有8ns周期、75%占空比(8ns内的高电平时间为6ns)和2ns上升沿相位偏移。
FPGA开源工作室
2019-10-29
4.4K
0
Vivado加上VsCode让你的生活更美好
powershell
ide
编程算法
大二的时候,接触硬件描述语言。Vivado自带的编辑器实在很难用,为了有更加舒适的体验,我寻找着取而代之的方法。 网络上的答案大同小异,基本上都是用的Sublime Text.(我的学长们也都是) 平时写工程的过程中,我习惯使用VsCode,尤其是在微软收购GitHub之后,虽然越来越卡了。但是我还是尽可能的选择了Code,现在用了一年多了,感觉还是很不错的,接下来分享一下如何配置使用,让您的生活更美好。
FPGA开源工作室
2019-10-29
6.7K
0
Ubuntu下Icarus的iverilog+gtkwave的FPGA波形仿真
ide
iverilog+vvp+gtkwave相当于modelsim等波形仿真工具,iverilog+gtkwave完全免费,但是modelsim软件需要破解。
FPGA开源工作室
2019-10-29
2.5K
0
Zynq-7000 rgb2ycbcr IP的创建与使用
tcp/ip
fpga
ide
IP(Intellectual Property)在嵌入式FPGA设计中,指的是某些设计好的模块,分为软件模块和硬件模块。这些模块,一般都是已经测试好,所有功能完善的,由一些用户自己设计的。有些模块是免费的,也有收费的模块。所有用户都可以将这些IP核(IP Core)导入到自己的工程中,同样,所有用户也都可以定制自己的IP核。
FPGA开源工作室
2019-10-29
836
0
Zynq-7000 ARM端MIO的使用
ide
arm
Xilinx Zynq-7000 芯片的PS端MIO(multiuse I/O)所在位置如下图红色框所示。MIO(0:15)在bank0上,MIO(16:53)在bank1上。他们不需要管脚约束,既可以当做PS 端普通的IO也可以用做PS端SPI、I2C、CAN等总线。
FPGA开源工作室
2019-10-29
1.1K
0
Zynq-7000 ARM端helloworld实验
ide
processing
Helloworld 实验总是各种编程语言的开始第一课,这里我们将使用xilinx zynq-7000芯片ARM端完成串口打印”Helloworld”实验,旨在体验一下zynq-7000 的开发流程,为以后的zynq-7000的开发打下基础。
FPGA开源工作室
2019-10-29
1.1K
0
没有更多了
社区活动
【纪录片】中国数据库前世今生
穿越半个世纪,探寻中国数据库50年的发展历程
立即查看
Python精品学习库
代码在线跑,知识轻松学
立即查看
博客搬家 | 分享价值百万资源包
自行/邀约他人一键搬运博客,速成社区影响力并领取好礼
立即体验
技术创作特训营·精选知识专栏
往期视频·千货材料·成员作品 最新动态
立即查看
领券
问题归档
专栏文章
快讯文章归档
关键词归档
开发者手册归档
开发者手册 Section 归档