[-1:0]在Verilog中是什么意思？

文章/答案/技术大牛

发布

1回答

verilog、hdl

在我的代码中，我写道： output [numSize-1:0] index; numSize是一个可以为零的参数。这是什么意思？这将被合成成什么呢？

浏览 215提问于2021-09-04得票数 0

回答已采纳

2回答

在verilog中#1是什么意思？

verilog

我知道verilog中的always @(posedge clk)是一个触发器。input ld;always @(posedge clk) ld_r <= #1 ld;else if(ld) dcnt <= #1 4'hb;

浏览 0提问于2014-03-05得票数 3

回答已采纳

1回答

“1”在verilog是什么意思？

verilog、system-verilog

reg[3:0] a; a <= '1; 显然，它不是相同的1'b1和1。我对verilog并不熟悉，也不确定它的语法。有人能指点我吗。

浏览 1提问于2017-09-09得票数 1

回答已采纳

2回答

[N - 1:1]在系统Verilog中是什么意思？

verilog、system-verilog

我有一个逻辑声明为 logic [N-1:1] Ca 在这种情况下，N将等于4。我知道N-1:0是一个3位的变量，但是向量的另一部分有什么不同呢？

浏览 23提问于2019-09-30得票数 1

回答已采纳

1回答

2'b0和2'd0之间有什么区别？

verilog、system-verilog、register-transfer-level、vlsi

在我的设计中，我把一个端口绑到了零。2'b0和2'd0在Verilog中有什么区别？ b和d实际上是什么意思？

浏览 8提问于2022-07-27得票数 0

1回答

Verilog中的数字符号

verilog、fpga

有人能告诉我Verilog中的"#“符号是什么意思吗？counter <= #1 counterNext;

浏览 2提问于2014-10-30得票数 0

2回答

是什么意思？

verilog、vlsi

在Verilog代码中，“.depth_log2(7)”和.i_wclk是什么意思？asynch_fifo #(.depth_log2(7), .rd_flop1_megedge(1'b1), ); 我不明白.depth_log2和.rd_flop1_megedge

浏览 6提问于2022-10-06得票数 0

回答已采纳

3回答

Verilog的if语句中的"|“和"&”是什么意思？

verilog、register-transfer-level

我看到了下面的Verilog if语句代码。想知道在dl和dl_n之前"|“和"&”的意思/用途是什么吗？有没有人能解释一下？或者我应该从google中寻找什么关键字来实现这个功能？if((count_w > 1) && ~(|dl==1'b0 && &dl_n==1'b1)) begin //

浏览 7提问于2020-06-17得票数 0

1回答

关于verilog中的常量

verilog

我正在查看一段verilog代码，并遇到了以下内容大括号"{}“里面的东西是什么意思？请帮帮我。

浏览 0提问于2013-09-11得票数 0

1回答

在Verilog中，"= x“的意思是什么？

verilog

请有人告诉我，在这些Verilog行中，"= AC.26“的含义是什么？wire result;assign result = | pterms; 如果它的意思是assign result = result | pterms，那么这是否意味着它在result导线和pterms[0]之间执行一个OR操作？

浏览 8提问于2022-06-29得票数 2

回答已采纳

2回答

(V) == 0是什么意思?0:1是什么意思？

我看到了用C语言编写的代码但我不太明白。它真的要将v值从0切换到1吗？它怎麽工作? 如能提供任何帮助，将不胜感激。

浏览 5提问于2022-01-19得票数 0

1回答

在Verilog中，这个语法是什么？

verilog、system-verilog

module exmaple(input a, b, input in[2:0], output d, e, output out[5:0]) 我是第一次接触Verilog，并试图理解input in[2:0]是什么意思？

浏览 2提问于2011-12-19得票数 1

回答已采纳

1回答

$0=$1在awk中是什么意思？

text-processing、awk、text

比如说，我有一个输入文本文件(sample_simple.txt)，如下所示：9 4 2 4 1通过使用命令：awk '$0=$1" "$1*$2" "$3*$4' sample_simple.txt，我得到了以下输出：9 36 8然后，使用命令：awk '$1*$2" "$3*$4

浏览 0提问于2020-03-21得票数 9

回答已采纳

1回答

"[:，0:1]“是什么意思？

python、lambda

[:,:,:, 0:1]中的多个冒号是什么意思？def get_alpha_xij(input_tensor): x_i_j= Lambda(lambda x: x[:,:,:, 1:])(input_tensor) return alpha, x_i_j

浏览 168提问于2019-10-10得票数 0

回答已采纳

2回答

“1: 0”是什么意思？

c、bitwise-operators

我不明白第三行的目的是什么。我最近刚刚学习了位操作符。如果有人能带我看一下最后两行就太好了。我理解移位运算符，但我不完全确定移位运算符的意思。void create(uint8_t bInt[], int64_t num){ bInt[pos1 : 0; }对于此赋值，我们使用32

浏览 0提问于2015-03-24得票数 1

回答已采纳

1回答

在系统verilog中断言中大于1[0:$]的意思

system-verilog、assertion、system-verilog-assertions

使用实例断言试图解决的问题是，如果状态机到达state=ACTIVE1，它最终将到达state=ACTIVE2

浏览 4提问于2022-04-27得票数 0

回答已采纳

2回答

变量在verilog中是什么意思？

verilog、operator-keyword、bitwise-operators

我想知道assign hd_trs_detected = |hd_trs_match;在verilog中是什么意思。我最感兴趣的是|hd_trs_match部分。它是一个可以理解的'1‘还是'0'？如果是'0'，使用|hd_trs_match与只使用hd_trs_match相比有什么优势，因为hd_trs_detected总是hd_trs_match is？

浏览 2提问于2016-07-26得票数 1

2回答

在Verilog中，`DEL是什么意思？

verilog

#‘`DEL在这里是什么意思？我很难找到它的意思，因为它包含一个特殊的字符。 cmd <= #`DEL 32'b0

浏览 0提问于2013-11-05得票数 3

回答已采纳

1回答

在verilog中unblock赋值的返回值是什么？

verilog

我在一个verilog源代码中发现了这句话，我不知道它是什么意思？unblock赋值的返回值是什么？是输入单词的数量为1吗？assign axis_tready = ((mst_exec_state == WRITE_FIFO) && (write_pointer <= NUMBER_OF_INPUT_WORDS-1));

浏览 1提问于2016-12-08得票数 0

2回答

Verilog中的Z代表什么？

verilog

我最近在一段Verilog代码中发现了类似这样的代码，我指的是写有限状态机。Bus = 'bzzzzzzzzzzzz1111; 这里的z是什么意思？

浏览 0提问于2015-06-11得票数 2

回答已采纳

点击加载更多